Show simple item record

Dynamic Reconfiguration of Hardware Accelerators

dc.contributor.advisorMasařík, Karelcs
dc.contributor.authorBrabec, Lukášcs
dc.date.accessioned2019-06-14T10:52:10Z
dc.date.available2019-06-14T10:52:10Z
dc.date.created2013cs
dc.identifier.citationBRABEC, L. Dynamická rekonfigurace hardwarových akcelerátorů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013.cs
dc.identifier.other79443cs
dc.identifier.urihttp://hdl.handle.net/11012/54952
dc.description.abstractPráce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.cs
dc.description.abstractThesis deals with usage of dynamic reconfiguration of FPGA in area of application specific instruction-set processors, considerng time-to-market, possibilities of acceleration and universality. Furthermore, it is designed an extension of application specific processor Codix with reconfigurable unit and it is described its implementation. Finally, the results are evaluated and opportunities for further development are identified.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectDynamická rekonfiguracecs
dc.subjecthardware/software co-designcs
dc.subjectASIPcs
dc.subjectFPGAcs
dc.subjectCodALcs
dc.subjectCodixcs
dc.subjectDynamic reconfigurationen
dc.subjecthardware/software co-designen
dc.subjectASIPen
dc.subjectFPGAen
dc.subjectCodALen
dc.subjectCodixen
dc.titleDynamická rekonfigurace hardwarových akcelerátorůcs
dc.title.alternativeDynamic Reconfiguration of Hardware Acceleratorsen
dc.typeTextcs
dcterms.dateAccepted2013-06-13cs
dcterms.modified2020-05-10-16:11:17cs
thesis.disciplineInformační technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémůcs
thesis.levelBakalářskýcs
thesis.nameBc.cs
sync.item.dbid79443en
sync.item.dbtypeZPen
sync.item.insts2020.06.23 10:59:56en
sync.item.modts2020.06.23 10:33:09en
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
dc.contributor.refereePřikryl, Zdeněkcs
dc.description.markAcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
but.committeeprof. RNDr. Alexandr Meduna, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) Ing. Martin Hrubý, Ph.D. (člen) doc. Ing. Peter Chudý, Ph.D., MBA (člen) doc. Ing. František Zbořil, Ph.D. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. Otázky u obhajoby: Jak by se řešila jednotka, kde by byla doba vypočtu závislá na operandech (tedy nebyla by dopředu známá)? Při rekonfiguraci nezastavujete vypočet procesoru. Nemůže nastat situace, že během rekonfigurace by se na výstupu ALU objevovaly nedefinované výstupy?cs
but.resultpráce byla úspěšně obhájenacs
but.programInformační technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record