• čeština
    • English
    • русский
  • čeština 
    • čeština
    • English
    • русский
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta informačních technologií
  • 2011
  • View Item
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta informačních technologií
  • 2011
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Mapování algoritmů do technologie FPGA s využitím nástrojů vysokoúrovňové syntézy

Mapping of Algorithms to FPGA Using High-Level Synthesis Tools

Thumbnail
View/Open
final-thesis.pdf (1.259Mb)
review_42814.html (1.485Kb)
Author
Kupka, David
Advisor
Kořenek, Jan
Referee
Martínek, Tomáš
Grade
C
Altmetrics
Metadata
Show full item record
Abstract
Tato práce se zabývá způsoby popisu hardware. Představuje metody používané při syntéze popisu a následně na sadě algoritmů porovnává dnes běžný nízkoúrovňový popis v jazyce VHDL s nově nastupující vysokoúrovňovou syntézou, kdy je komponenta popisována na algoritmické úrovni ve vyšším programovacím jazyce. Předmětem srovnání je poměr času potřebného pro implementaci a optimálnosti výsledné komponenty.
 
This thesis deals with ways to describe hardware. It presents the methods used in the synthesis of the description and then it compares on a set of algorithms currently common low level description in VHDL with the newly emerging high-level synthesis, where a component is described at a algorithmic level in higher programming language. The object of comparison is the ratio of time required for implementation and optimality of the resulting components.
 
Keywords
Vyskoúrovňová syntéza, VHDL, syntéza, popis hardware, srovnání, High-Level Synthesis, VHDL, synthesis, hardware description, comparsion
Language
čeština (Czech)
Study brunch
Informační technologie
Composition of Committee
prof. Ing. Václav Dvořák, DrSc. (předseda) doc. Ing. Vladimír Janoušek, Ph.D. (místopředseda) Ing. Vladimír Bartík, Ph.D. (člen) Ing. Petr Matoušek, Ph.D. (člen) Ing. Aleš Smrčka, Ph.D. (člen)
Date of defence
2011-06-13
Process of defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " C ". Otázky u obhajoby: Je možné odstranit datové závislosti způsobené proměnnými obuf_cnt a ibuf_cnt? Pokud ano, jaký vliv to bude mít na výsledné parametry obvodu?
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/55739
Source
KUPKA, D. Mapování algoritmů do technologie FPGA s využitím nástrojů vysokoúrovňové syntézy [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.
Collections
  • 2011 [319]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV