Show simple item record

Measurement parameters of communication via PCI Express

dc.contributor.advisorPristach, Mariáncs
dc.contributor.authorDujiček, Ondřejcs
dc.date.accessioned2018-10-29T16:42:12Z
dc.date.available2018-10-29T16:42:12Z
dc.date.created2017cs
dc.identifier.citationDUJIČEK, O. Měření parametrů komunikace přes sběrnici PCI Express [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.cs
dc.identifier.other104371cs
dc.identifier.urihttp://hdl.handle.net/11012/64754
dc.description.abstractTato práce se zabývá parametry ovlivňujícími propustnost PCI Express sběrnice a jejím výsledkem je návrh a implementace jednotky pro měření parametrů komunikace přes PCI Express sběrnici. Jednotka je implementovaná v jazyce VHDL a zaměřuje se na generování provozu až o rychlosti 100 Gb/s a jeho měření. Implementovaná jednotka je schopná pracovat při frekvenci 200 MHz v čipu FPGA Virtex 7 umístěném na akcelerační kartě COMBO-100G. Implementovaná jednotka je řízena ze software přes rozhraní MI32 a je schopna měřit množství přenesených paketů, množství přenesených dat přijatých a odeslaných. Tyto informace dále exportovat do software pomocí rozhraní MI32cs
dc.description.abstractThis bachelor thesis deals with parameters affecting throughput of PCI Express bus and its main result is a design and implementation of a unit for measuring parameters of communication over PCI Express bus. The unit is implemented in VHDL language and its support on generating and measuring traffic at speeds up to 100 Gbps. Unit’s operation frequency, when implemented in Virtex 7 available at COMBO-100G , is 200 MHz. The implemented unit is controlled from software through MI32 interface and it is able to measure the amount of transferred packets and data in both receive and transmit directions. This information can be exported into software using MI32 interface.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectPCI Express 3.0cs
dc.subjectVHDLcs
dc.subjectFPGAcs
dc.subjectVIRTEX 7cs
dc.subjectNETCOPEcs
dc.subjectCOMBO-100Gcs
dc.subjectFIRMWAREcs
dc.subjectPCI Express 3.0en
dc.subjectVHDLen
dc.subjectFPGAen
dc.subjectVIRTEX 7en
dc.subjectNETCOPEen
dc.subjectCOMBO-100Gen
dc.subjectFIRMWAREen
dc.titleMěření parametrů komunikace přes sběrnici PCI Expresscs
dc.title.alternativeMeasurement parameters of communication via PCI Expressen
dc.typeTextcs
dcterms.dateAccepted2017-06-20cs
dcterms.modified2017-06-21-07:39:03cs
thesis.disciplineMikroelektronika a technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
sync.item.dbid104371en
sync.item.dbtypeZPen
sync.item.insts2020.03.30 21:04:36en
sync.item.modts2020.03.30 20:35:55en
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
dc.contributor.refereeDvořák, Vojtěchcs
dc.description.markEcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
but.committeeprof. Ing. Radimír Vrba, CSc. (předseda) prof. Ing. Dalibor Biolek, CSc. (místopředseda) doc. Ing. Radovan Novotný, Ph.D. (člen) Ing. Břetislav Mikel, Ph.D. (člen) Ing. Radim Hrdý, Ph.D. (člen)cs
but.defenceStudent seznámil komisi s řešením své bakalářské práce a odpověděl na otázky komise. Student uvádí, že po odevzdání na práci pokračoval dále 3 měsíce a nyní z 99 % zadání splnil. Ukončil spolupráci s firmou a dále neměl přístup k zařízením nutným k testování. Důvodem ukončení pracovního vztahu byly vztahy ve firmě. Jak se liší FIFO_IN_MEM a IN_FIFO_REG? Student odpověděl. Jsou tam fyzicky registry? Ano jsou. OP: 1) V jakém stavu (v době obhajoby práce) je ladění návrhu? Kdy očekáváte dokončení práce? 2) Můžete uvést celkové schéma zapojení včetně veškerých částí testovacího řetězce modulu a všech rozhraní? Student 3) Jakým způsobem je návrh v průběhu vývoje testován a simulován? Uveďte schéma testbenche včetně všech simulačních modelů použitých pro simulaci.cs
but.resultpráce byla úspěšně obhájenacs
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record