Show simple item record

Packet generator on the FPGA platform

dc.contributor.advisorSmékal, Davidsk
dc.contributor.authorBari, Lukášsk
dc.date.accessioned2019-04-04T03:40:08Z
dc.date.available2019-04-04T03:40:08Z
dc.date.created2017cs
dc.identifier.citationBARI, L. Generátor paketů na platformě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.cs
dc.identifier.other101972cs
dc.identifier.urihttp://hdl.handle.net/11012/65651
dc.description.abstractPráca sa zaoberá teóriou a návrhom generátora sieťového provozu na platforme FPGA. Pre popis je použitý programovací jazyk VHDL. Práca zahrňuje zoznámenie sa s vývojovými postupmi a návrhovými prostriedkami potrebnými pre vytvorenie celkového projektu. Taktiež obsahuje zoznámenie sa s potrebnými technológiami FPGA, NetCOPE a kartami COMBO. Na základe týchto informácií, bol v praktickej části navrhnutý, otestovný a implementovaný generátor paketov pre kartu Combo-80G. Pri realizácií bolo použite vývojové prostredie NetCOPE.sk
dc.description.abstractThe thesis deals with the theory and design of the network traffic generator on the FPGA platform. The VHDL programming language is used for the description. The work involves getting acquainted with the development processes and design tools needed to create the overall project. It also includes familiarity with the necessary FPGA, NetCOPE and COMBO cards. Based on this information, was designed, tested and implemented packet generator project for the Combo-80G card. For implementation was used framework from NetCOPE.en
dc.language.isoskcs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectPaketsk
dc.subjectFPGAsk
dc.subjectLFSRsk
dc.subjectXilinxsk
dc.subjectVHDLsk
dc.subjectCombosk
dc.subjectNetCOPEsk
dc.subjectPacketen
dc.subjectFPGAen
dc.subjectLFSRen
dc.subjectXilinxen
dc.subjectVHDLen
dc.subjectComboen
dc.subjectNetCOPEen
dc.titleGenerátor paketů na platformě FPGAsk
dc.title.alternativePacket generator on the FPGA platformen
dc.typeTextcs
dcterms.dateAccepted2017-06-07cs
dcterms.modified2017-06-08-15:30:11cs
thesis.disciplineTelekomunikační a informační technikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid101972en
sync.item.dbtypeZPen
sync.item.insts2020.03.31 05:27:56en
sync.item.modts2020.03.31 03:31:07en
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
dc.contributor.refereeBlažek, Petrsk
dc.description.markAcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeeprof. Ing. Karel Bartušek, DrSc. (předseda) prof. Ing. Zdeněk Smékal, CSc. (místopředseda) Ing. Pavel Dvořák, Ph.D. (člen) doc. Ing. Jan Jeřábek, Ph.D. (člen) Ing. Pavel Hanák, Ph.D. (člen) Ing. Jan Mucha (člen)cs
but.defenceStudent zodpověděl otázky oponenta. Co je to seed a taps? Jak probíhala syntéza včetně NetCOPE?cs
but.resultpráce byla úspěšně obhájenacs
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.jazykslovenština (Slovak)


Files in this item

Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record