• čeština
    • English
    • русский
    • Deutsch
    • français
    • polski
    • українська
  • English 
    • čeština
    • English
    • русский
    • Deutsch
    • français
    • polski
    • українська
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2017
  • View Item
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2017
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Řízení barevného grafického LED displeje pomocí FPGA

FPGA controller for LED video display

Thumbnail
View/Open
appendix-1.zip (14.80Mb)
final-thesis.pdf (5.292Mb)
review_102009.html (4.606Kb)
Author
Dolejší, Miloš
Advisor
Hanák, Pavel
Referee
Bečková, Zuzana
Grade
A
Altmetrics
Metadata
Show full item record
Abstract
Tato diplomová práce se věnuje řízení barevného grafického LED displeje pomocí FPGA. V teoretické části byly popsány vlastnosti použitého FPGA, zdroj dat a princip řízení RGB LED displeje. V první polovině teoretické části byly popsány vlastnosti použitého FPGA, zdroj dat a princip řízení RGB LED displeje. Druhá polovina se zabývá gamma korekcí, implementací pulsně šířkové modulace a binární kódové modulace tak, aby bylo možné řídit globální jas displeje a barevnou hloubku každého sub-pixelu. Praktická část se věnuje návrhu a realizaci tohoto modulu v jazyce VHDL, zápisu obrazových dat do paměti z procesoru Blackfin přes rozhraní PPI, následnému čtení dat z paměti, jejich převodu do sériového formátu a zasílání do řadiče LED. Modul byl realizován na vývojové desce Digilent Atlys s FPGA Spartan-6 a odzkoušen na panelu 32x20 pro firmu Ing. Ivo Herman, CSc.
 
This thesis deals with controlling a color graphic LED display using an FPGA. The first half of the theoretical part of this paper describes the properties of the used FPGA, the data source and a principle of controlling an RGB LED display. The second half describes an implementation of pulse width modulation and binary code modulation which enables the control of brightness of the display and of color depth of every sub-pixel. The practical part on the other hand describes the designing and the implementation of this module in the VHDL language. Then it explains the transfer of image data from Blackfin processor to the memory via PPI interface, the subsequent process of reading data from the memory, conversion of the data to a serial format and finally it describes the process of sending the data to the LED controller. The module was realized on the Digilent Atlys development board equipped with the Spartan-6 FPGA and was tested on a 32x20 light panel for the firm Ing. Ivo Herman, CSc.
 
Keywords
FPGA, LED displej, VHDL, BRAM, FPGA, LED display, VHDL, BRAM
Language
čeština (Czech)
Study brunch
Telekomunikační a informační technika
Composition of Committee
prof. Ing. Karel Bartušek, DrSc. (předseda) prof. Ing. Zdeněk Smékal, CSc. (místopředseda) Ing. Pavel Dvořák, Ph.D. (člen) doc. Ing. Jan Jeřábek, Ph.D. (člen) Ing. Pavel Hanák, Ph.D. (člen) Ing. Jan Mucha (člen)
Date of defence
2017-06-07
Process of defence
Student zodpověděl otázky oponenta a vysvětlil gamma korekci.
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/65793
Source
DOLEJŠÍ, M. Řízení barevného grafického LED displeje pomocí FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.
Collections
  • 2017 [389]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV