Show simple item record

FPGA Implementation of RMAP Initiator and Target

dc.contributor.advisorDvořák, Vojtěchcs
dc.contributor.authorWalletzký, Ondřejcs
dc.date.accessioned2017-05-25T11:54:43Z
dc.date.available2017-05-25T11:54:43Z
dc.date.created2017cs
dc.identifier.citationWALLETZKÝ, O. Implementace přijímače a vysílače protokolu RMAP do FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.cs
dc.identifier.other102963cs
dc.identifier.urihttp://hdl.handle.net/11012/66025
dc.description.abstractPráce se zabývá návrhem a implementací řadičů protokolu RMAP používaného pro přístup do paměti mezi koncovými uzly sítě SpaceWire. V teoretické části seznamuje se sítí SpaceWire, poté podrobně popisuje protokol RMAP a sběrnicové rozhraní AMBA AHB. Praktická část se věnuje návrhu architektury řadičů zmíněného protokolu na základě standardů protokolu RMAP a sběrnice AMBA AHB. Na základě navržené architektury se pak věnuje návrhu dílčích bloků. Následně popisuje použité metody verifikace navržených řadičů a jejich testování v cílovém obvodu FPGA. Nakonec analyzuje maximální frekvenci řadičů a jejich požadavky na zdroje cílového obvodu FPGA na základě odhadů syntézy.cs
dc.description.abstractThe thesis deals with design and implementation of controllers for the RMAP protocol, which is used by SpaceWire network endpoints to access memory contents of another endpoint. The theoretical research introduces concepts of the SpaceWire network, then describes the RMAP protocol and the AMBA AHB bus interface in detail. The practical part of this thesis then uses this information to design and implement controllers for the RMAP protocol. It first defines an architecture of these controllers, then describes design of individual blocks based on this architecture. As a next step, the thesis describes methods used to verify designed controllers and to test these controllers in an FPGA chip. Finally, an analysis of maximum frequency and usage of FPGA resources is done based on estimates provided by the synthesis tool.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectRMAPcs
dc.subjectSpaceWirecs
dc.subjectiniciátorcs
dc.subjectcílový uzelcs
dc.subjectVHDLcs
dc.subjectSystemVerilogcs
dc.subjectAMBAcs
dc.subjectAHBcs
dc.subjectDMAcs
dc.subjectverifikacecs
dc.subjectRMAPen
dc.subjectSpaceWireen
dc.subjectInitiatoren
dc.subjectTargeten
dc.subjectVHDLen
dc.subjectSystemVerilogen
dc.subjectAMBAen
dc.subjectAHBen
dc.subjectDMAen
dc.subjectverificationen
dc.titleImplementace přijímače a vysílače protokolu RMAP do FPGAcs
dc.title.alternativeFPGA Implementation of RMAP Initiator and Targeten
dc.typeTextcs
dcterms.dateAccepted2017-06-07cs
dcterms.extent1.42 MBcs
dcterms.mediumapplication/pdfen
dcterms.modified2017-06-08-15:30:35cs
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid102963en
sync.item.dbtypeZPen
sync.item.insts2020.03.31 11:03:57en
sync.item.modts2020.03.31 08:29:01en
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
dc.contributor.refereeFujcik, Lukášcs
dc.description.markAcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeedoc. Ing. Jiří Háze, Ph.D. (předseda) doc. Ing. Roman Šotner, Ph.D. (místopředseda) doc. Ing. František Urban, CSc. (člen) Ing. Alexandr Knápek, Ph.D. (člen) doc. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl na otázky oponenta. Otázky komise: Co je to Endianita? V jakém kontextu používáte behavionární model a jak k němu přistupujete? Student odpovídal na otázky komise velmi rychle.cs
but.resultpráce byla úspěšně obhájenacs
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record