Návrh vybrané části standardu IEEE 802.1Q
Design of selected IEEE 802.1Q standard parts
dc.contributor.advisor | Fujcik, Lukáš | sk |
dc.contributor.author | Kliment, Filip | sk |
dc.date.accessioned | 2018-10-21T20:46:56Z | |
dc.date.available | 2018-10-21T20:46:56Z | |
dc.date.created | 2018 | cs |
dc.identifier.citation | KLIMENT, F. Návrh vybrané části standardu IEEE 802.1Q [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2018. | cs |
dc.identifier.other | 112908 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/84288 | |
dc.description.abstract | Táto práca sa zaoberá sieťovými podštandardmi z kategórie TSN (IEEE 802.1Q), ktoré riešia prioritizáciu sieťovej prevádzku v TSN sieťach. Medzi tieto podštandardy patria 802.1QBV a 802.1QBU, ktoré boli detailnejšie popísané a porovnané z hľadiska priepustnosti a latencie. Podštandard 802.1QBU bol zvolený pre návrh implementácie do obvodu FPGA. Dizajn bol popísaný v jazyku VHDL. Navrhnutý dizajn bol overený simuláciami, s využitím samočinných testov. V práci sú zahrnuté aj výsledky syntézy a časovej analýzy. | sk |
dc.description.abstract | This thesis deals with network substandards from the TSN group (IEEE 802.1Q), which deal with prioritization of network traffic in TSN networks. These sub-standards include 802.1QBV and 802.1QBU, which have been described in more detail and compared in terms of network permeability and latency. Substandard 802.1QBU was chosen for the design implementation in FPGA. The design was described in VHDL. The devloped design was verified by simulations, using self-tests. The work includes synthesis and time analysis. | en |
dc.language.iso | sk | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | Ethernet | sk |
dc.subject | TSN | sk |
dc.subject | IEEE | sk |
dc.subject | OSI | sk |
dc.subject | MAC | sk |
dc.subject | Frame preemption | sk |
dc.subject | Data Link Layer | sk |
dc.subject | FPGA | sk |
dc.subject | VHDL | sk |
dc.subject | Ethernet | en |
dc.subject | TSN | en |
dc.subject | IEEE | en |
dc.subject | OSI | en |
dc.subject | MAC | en |
dc.subject | Frame preemption | en |
dc.subject | Data Link Layer | en |
dc.subject | FPGA | en |
dc.subject | VHDL | en |
dc.title | Návrh vybrané části standardu IEEE 802.1Q | sk |
dc.title.alternative | Design of selected IEEE 802.1Q standard parts | en |
dc.type | Text | cs |
dcterms.dateAccepted | 2018-08-30 | cs |
dcterms.modified | 2018-08-30-13:18:03 | cs |
thesis.discipline | Mikroelektronika | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
sync.item.dbid | 112908 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2018.10.22 00:25:48 | en |
sync.item.modts | 2018.10.21 17:51:34 | en |
dc.contributor.referee | Pristach, Marián | sk |
dc.description.mark | C | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
Soubory tohoto záznamu
Tento záznam se objevuje v následujících kolekcích
-
2018 [354]