

DESIGN OF THE SIMULATION MODEL OF THE PROGRAMMABLE AMPLIFIER LNVGA

Josef Sobotka

Master Degree Programme (2), FEEC BUT

E-mail: xsobot18@stud.feec.vutbr.cz

Supervised by: Jan Jerabek

E-mail: jerabekj@feec.vutbr.cz

Abstract: This paper presents the design of the simulation models of the programmable amplifier LNVGA (Low Noise Variable Gain Amplifier). Block view on the internal structure of the LNVGA is introduced and as an example, the principle of creating four-level model in case of the voltage amplifier is explained. This contribution also contains considerations about the modelling of voltage analog multiplexer switches.

Keywords: amplifier, simulation model, programmable, multiplexer, LNVGA, behavioral, bota, btia


1 ÚVOD

Obvod LNVGA [1] se řadí do rodiny jednoúčelových zakázkových programovatelných zesilovačů. Byl vytvořen dle specifikací Ústavu telekomunikací ve spolupráci s Design Centrem společnosti ON Semiconductor v Brně. Níže v textu bude nejprve rámcově rozebrána struktura vnitřního analogového řetězce obvodu a diskutován postup tvorby čtyř-úrovňového behaviorálního modelu obvodu pro obvodový simulátor PSpice.

2 STRUKTURA PRVKU LNVGA


Obvod obsahuje ve své vnitřní struktuře trojici makrobloků napět'ových zesilovačů LNA (Low Noise Amplifier), VGA (Variable Gain Amplifier), FGA (Fixed Gain Amplifier), z nichž makroblok VGA má regulovatelné zesílení A_U a je spolu s FGA dvou-stupňový. Makrobloky napět'ových zesilovačů vnitřně pracují jako kaskádní spojení bloků převodníku napětí U_{IN} na proud I_{OUT} (transkonduktančního zesilovače) BOTA a převodníku proudu I_{IN} na napětí U_{OUT} (transimpedančního) BTIA s přenosem daným kaskádou bloků v diferenční podobě. Existence prvního bloku LNA ($A_{LNA} = (-50 + 89)$ [dB]) v řetězci maximálně omezuje průnik šumového napětí do následujících makrobloků a jako jediný makroblok je využitelný i jako samostatný blok BOTA (BTIA). Makroblok VGA je dále tvořen dvojicí identických bloků napět'ových zesilovačů, z nichž každý dosahuje rozsahu napět'ového zesílení $A_{VGA12} \in (-10; 20)$ [dB] ve 64 možných krocích pro maximální dynamický rozsah zesílení řetězce (v kaskádě to znamená až 4096 kombinací kroků zesílení). Poslední makroblok zesilovače FGA obsahuje opětovně dva tentokrát neidentické bloky fixních zesilovačů se zesílením $A_{A2} = 20$ dB, $A_{A3} = 6$ dB z nichž poslední jmenovaný umožňuje „boost zesílení“ na $A_{A3} = 11$ dB.

Analogový řetězec tří makrobloků je propojen s vnějšími pady na pouzdře obvodu a mezi sebou soustavou obousměrných napět'ových a proudových spínačů, tvořících při podrobnějším pohledu meziblokovou a příváděcí sadu přepínačů, které umožňují do libovolného místa řetězce přivést (odebrat) uživatelem definovaný napět'ový (proudový) signál (pomocí příváděcí sady) či uživatelsky konfigurovat propojení tří makrobloků zesilovačů včetně jejich dílčích stupňů (pomocí sady meziblokové) (viz. Obr. 1).




Obrázek 1: Soustava přiváděcí a meziblokové sady prepínačů analogového multiplexeru LN-VGA

Napětový spínač jako řízený rezistor



Napětový spínač jako soustava řízených zdrojů



Obrázek 2: Jednotlivé varianty analogové podoby napět'ového spínače


3 POSTUP TVORBY MODELU DÍLČÍCH BLOKŮ OBVODU LNVGA

Obvod LNVGA se pro dílčí úrovně modelování [2] funkčních částí skládá z bloků transkonduktančního g_m , transimpedančního r_t , napět'ového a_u zesilovače a atomárního spínače analogového multiplexeru. Při modelování napět'ových (transkonduktančních, transimpedančních) zesilovacích makrobloků obvodu LNVGA se můžeme setkat s ideální, rezistivní a reaktanční úrovní modelů, tvořenou pro jejich diferenční povahu vždy ze vstupního rozdílového bloku na kterém je realizován převod diferenční veličiny na nediferenční spolu s aplikací zesilovacího činitele pro diferenční použití bloku. Dále jsou ke vstupnímu bloku připojeny další dva bloky realizující zpětný převod na diferenční charakter výstupní veličiny (pro napět'ový zesilovač jsou použity vždy bloky řízeného zdroje E, pro „převodní zesilovače“ opouští vstupní diferenční blok veličina pro daný blok výstupní a další bloky pouze upravují její velikost se zachováním jejího charakteru – tedy $G(F)$ a $H(E)$) – rozdíl interpretace je tedy definovaný pouze úrovní abstrakce modelu. Zatímco ideální model definuje zesílení jako konstantu, rezistivní jako funkci kmitočtu vůči jeho ose invariantní a reaktanční jako funkci kmitočtu vůči jeho ose variantní definovanou diskretní sério-paralelní prvkovou strukturou aproximující skutečně naměřené či simulované komplexní přenosové charakteristiky dílčích funkčních bloků obvodu (viz. Obr. 3).

Zesilovací makrobloky s konfigurovatelným zesílením obsahují podobnou strukturu popisovanou výše, pouze předpis řízeného zdroje realizujícího diferenční převod má tvar selektivní funkce, která na základě číselné hodnoty modelu dodané z vnějšku přiřadí hodnotu zesílení (převodu). Rezistivní a reaktanční model z pohledu modelování vstupní (výstupní) impedance doplňuje výše popsany základní ideální model obsahující pouze skupinu navzájem řízených zdrojů o prvky nejprve popisující stejnosměrný stav ve formě přídavných rezistorů a poté stav střídavý ve formě přídavných setrvačných prvků včetně rezistorů opětovně aproximující impedance charakteristiky. Vzhledem ke skutečnosti, že se analogový řetězec jako celek vykazuje pásmem funkčnosti pouze v definované úzké oblasti kmitočtového spektra, „stejnosměrné“ hodnoty vstupního (výstupního) odporu R_{IN} , R_{OUT} budou určeny z naměřených AC impedance charakteristik vstupní (výstupní) impedance Z_{IN} , (Z_{OUT}). Nelineární modely dílčích bloků prvku LNVGA realizují v kontrastu s nižšími úrovněmi modelu dílčích bloků přímo vlastnosti definované naměřenými kmitočtovými charakteristikami komplexního přenosu a impedance pomocí kmitočtových vyhledávacích tabulek uspořádaných trojic (pro definici zesílení $[f, A_U, \phi_{A_U}]$).

Během postupu modelování atomární jednotky signálového multiplexeru byla vyžadována behaviorální funkčnost meziblokové sady prepínačů – při definici obousměrného napět'ového spínače jako řízeného odporu $R_{SPINAC} \in \{10\text{m}\Omega_{ON}; 10\text{G}\Omega_{OFF}\}$ nebylo vlivem jejich sério-paralelní kombinace dosaženo spínacího (vypínacího) stavu. Další „opuštěnou“ možností bylo pro šestici spínačů mezi-

blokové a při nediferenčním uvažování trojici příváděcích sestavit tabulku s 81 kombinacemi s vyhledáváním podle aktuálně nastavené kombinace a experimentálně zjištěnými hodnotami R_1 až R_9 pro jejichž hodnoty soustava plní požadovaný stav při čemž určité rezistory ve struktuře vyžadovali hodnoty odporu $R_X \approx 10\text{ T}\Omega$. Poslední a přijatou volbou bylo modelování napětového spínače soustavou řízených zdrojů se simulací stavu vysoké (nízké) impedance pro stav vypnuto (zapnuto) (viz. Obr. 2), přičemž řešení bylo obdobně přeneseno i na příváděcí proudovou sadu přepínačů mezi bloky BOTA a BTIA makrobloku LNA.



Obrázek 3: Dílčí úrovně simulačního modelu napětového zesilovače

4 ZÁVĚR

V článku byl diskutován návrh simulačních modelů pro obvod programovatelného zesilovače LN-VGA. Nejprve byla stručně popsána vnitřní struktura analogového řetězce obvodu a poté obecně rozebrán princip čtyř úrovní simulačních modelů se vzrůstající úrovní abstrakce pro vnitřní zesilovací bloky. Model vnitřního signálového multiplexu byl realizován pro svoji podstatu pouze ideálně.

REFERENCE

- [1] JEŘÁBEK, J.; VRBA, K.; HERENCŠÁR, N.; KOUDAR, I.: LNVGA: *Prototyp obvodu Low Noise Variable Gain Amplifier (LNVGA)* [online]. Ústav telekomunikací: Brno, 2012 [cit. 2014-12-10].
- [2] DOSTÁL, T.: *Různé úrovně modelování aktivních prvků a funkčních bloků pro simulaci analogových obvodů* [online]. Elektrověst.cz - Časopis pro elektrotechniku: FEKT VUT, Brno, 2001 [cit. 2014-12-10].