HORKÝ, J. Řídicí jednotka pro CubeSat [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.
Student pracoval na zadání samostatně a iniciativně, konzultoval jen některé klíčové a problematické bloky navrhovaného systému (napájecí subsystém, princip přepínání konfigurační paměti). Korektně zvolil koncepci systému, vybral veškeré komponenty a provedl jak obvodový návrh, tak návrh plošného spoje, který následně osadil a oživil. Konfigurací obvodu FPGA ověřil základní funkčnost řídicího modulu. Výsledkem úsilí je funkční řídicí deska s obvodem FPGA, která by měla vyhovět požadavkům pro použití v platformě CubeSat. Student zajistil i testovací let na stratosférickém balonu, nicméně test nebyl úspěšný kvůli přerušení napájení při přistání testovací platformy, což způsobilo ztrátu dat. Jelikož navržená deska obsahuje slot pro SD kartu, mohly být alespoň některé telemetrické údaje ukládány do této nevolatilní paměti.
Diplomová práce je zpracována na odpovídající odborné úrovni a splňuje zadání v celém rozsahu. Práce je napsána v angličtině a s výjimkou několika chyb je kvalita jazyku na velmi slušné úrovni. V prvních kapitolách student rozebírá podmínky, ve kterých musí elektronika ve vesmíru fungovat a zcela správně věnuje největší pozornost záření. Tyto kapitoly hodnotím jako velmi zdařilé. Čtvrtá kapiola je věnována výběru součástek a zapojení. Výběr hlavní výpočetní jednotky a paměti pro uložení bitstreamu je podrobně zdůvodněn. Pozitivně hodnotím jak kontrolu konfigurační paměti FPGA za běhu, tak především rekonfiguraci FPGA ze dvou pamětí MRAM, z nichž jedna obsahuje přepisovatelný bitstream a druhá záložní bitstream pro případ poruchy první MRAM. U vysvětlení volby zbylých komponent a jejich zapojení citelně chybí simulace jednotlivých částí zapojení, které by ověřovalo požadovanou funkci. Podobně by v páté kapitole mohl být podrobněji vysvětlen způsob návrhu plošného spoje, např. zda student při návrhu uvažoval rušení na desce a dělal proti němu nějaká opatření. Poslední část práce se věnuje digitálnímu designu. Popis jednotlivých modulů je podrobný, citelně však chybí nákres architektury ukazující jak hierarchii celého FPGA, tak tok dat mezi jednotlivými moduly a procesy. Stejně tak chybí diagramy ukazující jednotlivé komunikační protokoly pro komunikaci s MRAM, ADC atd. Zdrojové kódy napsané ve VHDL jsou bezesporu plně funkční, jejich typografická kvalita (např. odsazování, komentáře, čitelnost, přehlednost, používání konstant) je však velmi slabá. Navzdory výše uvedeným nedostatkům tuto časově náročnou práci hodnotím jako dobře zpracovanou. Krasifikuji ji proto 84 body, stupňem B a doporučuji k obhajobě.
eVSKP id 102939