BENEŠ, D. Proprietární komunikační protokol pro přenos dat mezi FPGA a PC [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.
Student David Beneš vypracoval bakalářskou práci na téma Proprietární komunikační protokol pro přenos dat mezi FPGA a PC. Cílem práce bylo navrhnout způsob přenosu dat mezi počítačem a obvodem FPGA a implementovat potřebné funkce pro oba účastníky komunikace. Text práce je rozdělen na teoretickou část a část praktickou. V teoretické části student představuje strukturu komunikační linky a seznamuje čtenáře s detaily komunikace pomocí rozhraní USB 2.0. V praktické části práce byl nejprve navržen formát paketů dle požadavků zadání a následně vytvořena knihovna v Pythonu implementující tento protokol na straně počítače. Tato knihovna je implementována jako samostatná třída, díky čemuž je její použití ve složitějších kódech velmi jednoduché a intuitivní. Implementace řadiče protokolu je na straně FPGA řešena pomocí dvou funkčních bloků obsluhující port pro zápis a čtení připojené paměti. Toto rozhraní je standartní a nevyžaduje implementaci žádné komplexní dodatečné logiky ze strany uživatele. Pro odesílání telemetrie bylo zvoleno standartní rozhraní FIFO, které usnadňuje návrh generátoru telemetrických dat. Lze konstatovat, že po odborné stránce je práce na velmi dobré úrovni. Po formální stránce je práce na ucházející úrovni. Text je místy trochu těžkopádný a hůře srozumitelný. V textu práce se vyskytuje jen málo překlepů a chyb. Zadaní práce bylo bezezbytku splněno. Přenos dat pomocí navrženého rozhraní funguje správně a je spolehlivý až do maximální frekvence, která byla v práci určena pomocí obsáhlého testu. Student přistupoval k práci zodpovědně, jednotlivé úkoly si dobře rozvrhnul, v průběhu semestru pravidelně konzultoval dílčí výsledky práce. Vzhledem k výše uvedenému navrhuji hodnocení A/94 bodů.
Student David Beneš vypracoval bakalářskou práci na téma Proprietární komunikační protokol pro přenos dat mezi FPGA a PC. Hlavním cílem práce bylo navrhnout způsob přenosu dat mezi počítačem a obvodem FPGA a implementovat potřebné funkce pro oba účastníky komunikace. Text práce je rozdělen na teoretickou část, část návrhu protokolu a jednotlivých modulů a část popisující výsledky testování. V praktické části práce byl navržen formát komunikačních rámců a následně vytvořena knihovna implementující tento protokol na ve skriptovacím jazyce Python. Na straně FPGA je implementace řadiče protokolu řešena pomocí dvou funkčních bloků RX a TX obsluhující port pro zápis a čtení připojené paměti. Pro odesílání telemetrie bylo zvoleno standartní rozhraní FIFO, které usnadňuje návrh generátoru telemetrických dat. Po odborné stránce je práce na dobré úrovni a splňuje nároky kladené na bakalářskou práci. Nicméně připomínky mám k formální stránce práce. I když je práce téměř bez pravopisných i stylistyckých chyb, ne vždy je text práce srozumitelný. Na obrázcích popisujících stavové automaty chybí popisy podmínek pro přechod mezi jednotlivými stavy a čtenář se toto nedozví ani z popisného textu. Dále je naprosto nedostatečné použít pouze hlavní mřížky v případě logaritmického grafu (obr. 6.3). Vzhledem k výše uvedenému doporučuji tuto práci k obhajobě.
eVSKP id 142772