HRÁČEK, M. IP core pro řízení BLDC motorů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2019.
Student Marek Hráček vypracoval diplomovou práci na téma IP core pro řízení BLDC motorů. Cílem práce bylo navrhnout VHDL modul, který implemetuje algoritmus vektorového řízení a umožňuje uživateli nastavit parametry řízení. Po odborné stránce je práce na velmi dobré úrovni. Architektura navrženého modulu je vhodně zvolena z hlediska spotřeby dosputných zdrojů v obvodech FPGA a v případě potřeby umožňuje bezpečnou implementaci pro aplikaci v prostředí se zvýšenou radiací. Vytvořené kódy jsou v souladu s doporučenou metodikou psaní VHDL kódů a umožňují snadnou konfiguraci základních parametrů návrhu. K přiloženým kódům mám jedinou připomínku, a to malé množství komentářů přímo v kódu. Kladně naopak hodnotím vytvoření skriptů v jazyce Python pro snadnou úpravu řídícího algoritmu v případě potřeby pozdější modifikace modulu. Po formální stránce je práce na průměrné úrovni. Některé myšlenky v textu jsou formulovány dosti neodborně, názvy některých kapitol jsou nevhodně zvoleny (např. kapitola 3.5 Algo). Student pracoval samostatně, na konzultace chodil připraven. Bohužel si nedokázal práci rozložit rovnoměrně v průběhu celého semestru a značnou část práce tvořil až na poslední chvíli. To se projevilo především na nižší kvalitě textu práce. I přes výše uvedenou kritiku směrem k textu práce oceňuji vysokou kvalitu realizovaného VHDL modulu a navrhuji hodnocení A/90 bodů.
Předložená práce se zabývá návrhem vektorového řízení třífázového motoru a implementací navrženého regulátoru do obvodu FPGA. V úvodní části práce, v níž je důraz kladen především na popis potřebných matematických transformací a konceptu PID regulace a regulované soustavy, je rozebrána veškerá potřebná teorie. V praktické části je detailně popsána realizace navrženého regulátoru. Návrh je optimalizován pro obvody FPGA a všechny bloky jsou implementovány pomocí jazyka VHDL. Samotné výpočty jsou prováděny pomocí aritmeticko-logické jednotky a paměťových bloků. Tím vznikl procesor určený právě pro cílovou aplikaci regulátoru motoru. Navržené kódy jsou parametrizovatelné, což umožňuje regulátor přizpůsobit konkrétní cílové aplikaci. Kód je přenositelný mezi různými FPGA. Koncept regulátoru tvoří tři vnořené regulační smyčky, a to proudová, rychlostní a poziční. Závěrečná část práce se zabývá testováním navržené struktury. Pro zjednodušení testování byly vytvořeny skripty v jazyce Python. Odezva regulátoru byla otestována pro jednotlivé dílčí regulační smyčky s matematickým modelem motoru. Po technické stránce je práce na velmi dobré úrovni a mám k ní pouze několik výhrad. Vyhodnocení testu goniometrických funkcí není provedeno správně. Výsledný obrázek 4-1 nemá žádnou informační hodnotu. Vhodnější by bylo zobrazit průběh tranzientní chyby a úroveň harmonického zkreslení. Navzdory faktu, že v zadání práce není požadováno využití regulátoru ve vesmírných aplikacích, v práci je na několika místech odkazováno na implementaci s ohledem na vesmírné aplikace. Konkrétně je zmiňován například algoritmus EDAC bez dalších detailů či jeho předchozího popisu v teoretické části. Z formálního hlediska je práce napsaná nedbale. Často se vyskytují gramatické chyby, zejména špatné skloňování a neobvyklé formulace ve větách. Technické termíny jsou v mnoha případech nevhodně používány a chybně přeloženy. Jedná se zejména o výrazy převzaté z angličtiny a z jazyka VHDL (např. generika, package, wildcard - divoká karta a jiné). Zadání práce považuji za splněné. Kvalitu po technické stránce velmi dobré práce snižují formální nedostatky. Celkově hodnotím práci stupněm B s počtem bodů 85.
eVSKP id 119412