Pokročilé techniky tranformací jazyka C do jazyků popisujících hardware
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Tato práce se zabývá návrhem a realizací transformací aplikovaných při převodu jazyka C, použitého k popisu chování v rámci specifikace architektury v jazyce CodAL, do jazyků pro popis hardware. Cílem realizovaných transformací je buď umožnění zkrácení doby výpočtu, zvýšení frekvence nebo zmenšení plochy oproti původnímu řešení. V práci je popsána pro- blematika převodu jazyka C do jazyků pro popis hardware a jsou zde popsány principy a analýza navrhovaných transformací. Výsledky transformací jsou zhodnoceny na základě vizualizace control data flow a register-transfer level grafů, simulace výsledných zdrojových souborů jazyka VHDL v programu ModelSim a pomocí syntézy těchto souborů v programu Xilinx ISE pro cílové FPGA Vertix 5.
This thesis deals with proposal and implementation of advanced transformations used du- ring generation HDL from behavior description written in C language, which is part of architecture specification in CodAL language. These transformations focus either on the reduction of time required for execution, increasing frequency or area reduction of target hardware. This thesis discusses main problems of C to HDL transformation and describes principles and analysis of proposed transformations. Transformations results are discussed based on the visualisation of control data flow and register transfer level graphs, simulation of generated VHDL source files in the ModelSim software and synthesis of these source files for target FPGA Vertix 5 in the Xilinx ISE software.
This thesis deals with proposal and implementation of advanced transformations used du- ring generation HDL from behavior description written in C language, which is part of architecture specification in CodAL language. These transformations focus either on the reduction of time required for execution, increasing frequency or area reduction of target hardware. This thesis discusses main problems of C to HDL transformation and describes principles and analysis of proposed transformations. Transformations results are discussed based on the visualisation of control data flow and register transfer level graphs, simulation of generated VHDL source files in the ModelSim software and synthesis of these source files for target FPGA Vertix 5 in the Xilinx ISE software.
Description
Citation
MICHALIK, M. Pokročilé techniky tranformací jazyka C do jazyků popisujících hardware [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
prof. Ing. Lukáš Sekanina, Ph.D. (předseda)
doc. Ing. Jiří Kunovský, CSc. (místopředseda)
doc. Mgr. Lukáš Holík, Ph.D. (člen)
Ing. Petr Matoušek, Ph.D., M.A. (člen)
Ing. Igor Szőke, Ph.D. (člen)
Date of acceptance
2013-06-12
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Zkoušel jste aplikovat nově navržené transformace na modely skutečných procesorů (MIPS, Codix, ADOP atd.)? Pokud ano, jakého zlepšení bylo dosaženo? V textu často zmiňujete možné vylepšení algoritmů pomocí doplnění seznamu závislých příkazů ke každému synchronizačnímu uzlu. Jak by toto řešení pomohlo a je jeho realizace v plánu?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení