Implementace ethernetového komunikačního rozhraní do obvodu FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Tato práce se zabývá návrhem síťového komunikačního rozhraní na bázi Ethernetu a jeho implementací do obvodu FPGA. Pro popis hardwaru je použit programovací jazyk VHDL. Práce zahrnuje implementaci protokolu linkové vrstvy Ethernetu, dále síťové protokoly IPv4, ARP, ICMP a UDP. Výsledný návrh umožňuje obousměrný datový přenos na úrovni transportní vrstvy TCP/IP modelu. Pro implementaci rozhraní byla použita vývojová deska ML506 osazena FPGA obvodem Virtex5 od firmy Xilinx.
The thesis deals with the implementation of Ethernet-based network communication interface into FPGA chip. VHDL programming language is used for description of the hardware. The interface includes the implementation of link-layer Ethernet protocol and network protocols such as IPv4, ARP, ICMP and UDP. The final design allows bi-directional communication on the transport-layer level of TCP/IP model. The designed interface was implemented into Virtex5 FPGA chip on development board ML506 by Xilinx.
The thesis deals with the implementation of Ethernet-based network communication interface into FPGA chip. VHDL programming language is used for description of the hardware. The interface includes the implementation of link-layer Ethernet protocol and network protocols such as IPv4, ARP, ICMP and UDP. The final design allows bi-directional communication on the transport-layer level of TCP/IP model. The designed interface was implemented into Virtex5 FPGA chip on development board ML506 by Xilinx.
Description
Keywords
Ethernet, IEEE803.2, TCP/IP model, síťová komunikace, linková vrstva, síťová vrstva, transportní vrstva, paket, IP, UDP, ARP, ICMP, kontrolní součet, CRC, VHDL, FPGA., Ethernet, IEEE803.2, TCP/IP model, network communication, link layer, network layer, transport layer, packet, IP, UDP, ARP, ICMP, checksum, CRC, VHDL, FPGA.
Citation
SKIBIK, P. Implementace ethernetového komunikačního rozhraní do obvodu FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2011.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Mikroelektronika
Comittee
prof. Ing. Radimír Vrba, CSc. (předseda)
doc. Ing. František Urban, CSc. (místopředseda)
prof. Ing. Jan Leuchter, Ph.D. (člen)
Ing. Jiří Starý, Ph.D. (člen)
doc. Ing. Radek Kuchta, Ph.D. (člen)
Date of acceptance
2011-06-08
Defence
Student seznámil komisi s řešením své diplomové práce a zodpověděl otázky.
Otázky oponenta:
1. Použitá vývojová deska je osazena pouze konektorem RJ-45 pro připojení UTP kabelu. Které další obvody by byli potřebné pro realizaci připojení pomocí optického vlákna? Jaký by mělo použití optického vlákna vlyv na výslednou rychlost?
2. Kolik procent registrů, náhledových tabulek a bloků RAM by zůstalo volných v případě implementace rozhraní do obvodu FPGA Spartan-3 XC3S200?
Otázky komise:
Při implementaci jste použil částečně i cizí řešení nebo jste všechny bloky popsal v jazyce VHDL sám?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení