Implementace algoritmu SHA-3 do FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Bakalářské práce je zaměřena na popis algoritmu SHA3, technologie FPGA a možností implementovat algoritmus SHA3 do FPGA. Dále se zabýváme vlastním návrhem a implementací v jazyce Python a VHDL.
This Bachelors's thesis is focused on the description of SHA3 algorithm, an FPGA technology, and the possibility to implement the SHA3 algorithm into FPGA. It also deals with our design and implementation in Python and VHDL.
This Bachelors's thesis is focused on the description of SHA3 algorithm, an FPGA technology, and the possibility to implement the SHA3 algorithm into FPGA. It also deals with our design and implementation in Python and VHDL.
Description
Keywords
Citation
OHNÚT, P. Implementace algoritmu SHA-3 do FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
bez specializace
Comittee
doc. Ing. Zdeněk Bradáč, Ph.D. (předseda)
Ing. Soňa Šedivá, Ph.D. (místopředseda)
Ing. Petr Petyovský, Ph.D. (člen)
Ing. Lukáš Pohl, Ph.D. (člen)
Ing. Radek Štohl, Ph.D. (člen)
Ing. Libor Veselý, Ph.D. (člen)
Date of acceptance
2020-06-25
Defence
Student obhájil bakalářskou práci. Komise neměla žádné námitky k řešené práci. Během odborné rozpravy odpovídal na dotazy týkající se zrychlení výpočtu dílčích permutací a principu implementovaného algoritmu. Hlouběji byly řešeny výsledky porovnání studentem navrženého algoritmu a již dostupných řešení.
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení