Metodika návrhu synchronizace a obnovy stavu systému odolného proti poruchám

Abstract
Tato disertační práce představuje metodiku vytvořenou pro návrh synchronizace a obnovy stavu systému odolného proti poruchám. Metoda synchronizace stavu navržená podle popsané metodiky umožňuje opravit stav paměťových prvků systému, které jsou implementovány v aplikační logické vrstvě číslicového návrhu v FPGA a jejichž hodnoty nelze opravit částečnou dynamickou rekonfigurací. Vytvořená metodika popisuje možné způsoby návrhu metod synchronizace s ohledem na granularitu TMR, závislost funkce systému na předchozích stavech a samotné architektuře číslicového systému. Metodika se blíže zaměřuje na hrubozrnné architektury TMR a problematiku synchronizace stavu v systémech řízených stavovými automaty nebo procesorem. V této práci je využití vytvořené metodiky předvedeno na návrhu metod synchronizace stavu pro systém řadiče sběrnice CAN odolného proti poruchám a zabezpečený systém mikrokontroléru NEO430. Při experimentálním ověření mechanismů opravy a obnovy stavu systému po poruše byla ověřena jak správná funkce systémů, tak jejich spolehlivost v přítomnosti simulovaných poruch typu SEU. V závěru práce jsou diskutovány dosažené experimentální výsledky a přínos práce.
In this Ph.D. thesis, a new methodology for the fault tolerant system state synchronization design and its recovery from faults is presented. A state synchronization method designed by means of the proposed methodology allows to repair the state of sequential logic elements implemented in the FPGA application logic, which cannot be repaired by the partial dynamic reconfiguration. The proposed methodology describes possible state synchronization design methods with respect to TMR granularity, dependence of the system function on its previous states and the system architecture. The methodology focuses on coarse-grained TMR architectures and state synchronization in the systems controlled by means of finite state machines or a processor. The use of the methodology is demonstrated on the CAN bus control system and the microcontroller NEO430, for which specific synchronization methods were designed. The systems reliability and new ability of the systems for recovery from faults were verified in the presence of simulated SEU faults. The experimental results and the contribution of this thesis are discussed in the conclusion.
Description
Citation
SZURMAN, K. Metodika návrhu synchronizace a obnovy stavu systému odolného proti poruchám [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2021.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Výpočetní technika a informatika
Comittee
prof. Ing. Tomáš Hruška, CSc. (předseda) doc. Ing. Richard Růžička, Ph.D., MBA (člen) doc. Ing. Stanislav Racek, CSc. (člen) doc. Ing. Hana Kubátová, CSc. (člen) prof. Ing. Karel Vlček, CSc. (člen)
Date of acceptance
2021-02-11
Defence
Téma disertační práce je původní a aktuální, věnuje se vytvoření metodiky pro návrh a implementaci číslicových obvodů pro synchronizaci stavu rekonfigurovatelných modulů TMR architektury systému odolného proti poruchám implementovaného do FPGA. Synchronizace stavu nabízí možnost pro provedení opravy stavu číslicového systému zabezpečeného pomocí architektury TMR po vzniku poruchy. Předložené výsledky jsou původní a byly publikovány na mezinárodních konferencích. Za významný fakt považuji to, že jedna z publikací získala Best Paper Award na konferenci IEEE v Káhiře: Szurman Karel, Mičulka Lukáš a Kotásek Zdeněk. Towards a State Synchronization Methodology for Recovery Process after Partial Reconfiguration of Fault Tolerant Systems. 9th IEEE International Conference on Computer Engineering and Systems. Káhira, IEEE Computer Society, 2014, s. 231-236. ISBN 978-1-4799-6594-6. V rozpravě doktorand odpověděl na otázky komise a oponentů.
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO