Implementace šifrovacích algoritmů v jazyce VHDL
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
B
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Tato práce se zabývá návrhem a implementací šifrovacích algoritmů DES a AES, operující v režimu CTR. Navržené moduly jsou implementovány v jazyce VHDL a slouží k umístění do programovatelných hradlových polí FPGA, konkrétně pro zařízení Intel Arria 10 SX 480. Algoritmy jsou optimalizovány s cílem dosáhnout maximální propustnosti za použití rozvinutí a vnitřního zřetězení iterací algoritmů. Navržený šifrovací modul DES dosahuje propustnosti 26.2 Gbit/s při obvodové frekvenci 410 MHz, a modul AES dosahuje propustnosti 34.6 Gbit/s při obvodové frekvenci 271 MHz, což je řádově tisícinásobné zrychlení oproti softwarovým implementacím stejných algoritmů pro vestavěné procesory.
The thesis deals with the design and implementation of the encryption algorithms DES and AES, operating in the CTR mode. The designed modules are implemented in the VHDL language and are mapped in the FPGA Intel Arria 10 SX 480. Algorithms are optimized for maximum throughput using loop unrolling and inner pipelining. The encryption module for DES reaches throughput of 26.2 Gbit/s with the circuit operating 410 MHz, and the module for AES reaches throughput of 34.6 Gbit/s with the circuit operating at 271 MHz. The reached throughput is in the order of thousand times faster than of the same encryption algorithms implemented in software for built-in microprocessors.
The thesis deals with the design and implementation of the encryption algorithms DES and AES, operating in the CTR mode. The designed modules are implemented in the VHDL language and are mapped in the FPGA Intel Arria 10 SX 480. Algorithms are optimized for maximum throughput using loop unrolling and inner pipelining. The encryption module for DES reaches throughput of 26.2 Gbit/s with the circuit operating 410 MHz, and the module for AES reaches throughput of 34.6 Gbit/s with the circuit operating at 271 MHz. The reached throughput is in the order of thousand times faster than of the same encryption algorithms implemented in software for built-in microprocessors.
Description
Citation
FRUNĚK, L. Implementace šifrovacích algoritmů v jazyce VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2021.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
prof. Ing. Lukáš Sekanina, Ph.D. (předseda)
doc. Ing. Jiří Jaroš, Ph.D. (místopředseda)
doc. Mgr. Lukáš Holík, Ph.D. (člen)
Ing. Michal Hradiš, Ph.D. (člen)
Ing. Zbyněk Křivka, Ph.D. (člen)
Date of acceptance
2021-06-17
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm B. Otázky u obhajoby: U režimu ECB uvádíte, že není odolný vůči útoku s výběrem otevřeného textu (chosen-plaintext attack). V čem tento útok spočívá a k čemu ho může útočník zneužít? Proč byl pro srovnání propustnosti výsledného řešení se softwarovou implementací vybrán právě ARM Cortex-M4 běžící na velmi nízké frekvenci? Proč nebyla zvolena výkonnější varianta ARM procesoru?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení