Úspora spotřeby a plochy při použití multi-bitových pulsních klopných obvodů
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Diplomová práce se zabývá typy výkonových ztrát v technologii CMOS a následně jejich řešením metodami nízké spotřeby, které lze použít v oblasti zákaznických integrovaných obvodů. Jednou z možných metod pro nízkou spotřebu výkonu je vícebitový pulzní klopný obvod, který lze použít jako náhradu za standardní vícebitový klopný obvod typu master-slave. Vícebitový pulzní klopný obvod se skládá ze dvou částí, pulzního generátoru a pulzního klopného obvodu. V diplomové práci jsou popsané topologie, které mohou být použité. Konečná topologie byla vybraná na základě nízké spotřeby a plochy. Z vybrané topologie je vytvořeno schéma vícebitového pulzního klopného obvodu, které je porovnáno se schématem vícebitového klopného obvodu. Následně jsou vytvořeny layouty potřebných vícebitových pulzních klopných obvodů a porovnány jsou se standardními layouty vícebitových klopných obvodů. V závěru práce jsou navrhnuté vícebitové pulzní klopné obvody odsimulovány v jednoduchém designu.
This thesis describes types of power consumption in CMOS technology and low power techniques that can be used in application-specific integrated circuits. It describes a multi-bit pulsed latch as one of the low power techniques that can be used as a better replacement for a standard multi-bit master-slave flip flop. The multi-bit pulsed latch is composed of two parts: a pulse generator and a pulsed latch. Different useful topologies are mentioned. Topologies are chosen for their optimized area and power consumption. A schematic of the multi-bit pulsed latch is designed from chosen topologies and compared to a schematic of the standard multi-bit flip flop. Required layouts of multi-bit pulsed latches are then made and compared to standard layouts of multi-bit flip flops. Those designed multi-bit pulsed latches are also simulated in a simple design.
This thesis describes types of power consumption in CMOS technology and low power techniques that can be used in application-specific integrated circuits. It describes a multi-bit pulsed latch as one of the low power techniques that can be used as a better replacement for a standard multi-bit master-slave flip flop. The multi-bit pulsed latch is composed of two parts: a pulse generator and a pulsed latch. Different useful topologies are mentioned. Topologies are chosen for their optimized area and power consumption. A schematic of the multi-bit pulsed latch is designed from chosen topologies and compared to a schematic of the standard multi-bit flip flop. Required layouts of multi-bit pulsed latches are then made and compared to standard layouts of multi-bit flip flops. Those designed multi-bit pulsed latches are also simulated in a simple design.
Description
Citation
KRÁL, V. Úspora spotřeby a plochy při použití multi-bitových pulsních klopných obvodů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.
Document type
Document version
Date of access to the full text
Language of document
en
Study field
bez specializace
Comittee
prof. Ing. Tomáš Kratochvíl, Ph.D. (předseda)
doc. Ing. Petr Kadlec, Ph.D. (místopředseda)
doc. Ing. Jiří Blumenstein, Ph.D. (člen)
doc. Ing. Stanislav Vítek, Ph.D. (člen)
doc. Dr. Ing. Pavel Horský (člen)
Date of acceptance
2022-06-07
Defence
Student prezentuje výsledky a postupy své diplomové práce.
Otázka doc. Horského: Nebylo by z hlediska plochy výhodnější použít větší délku kanálu a jednoduchý invertor ?
Student odpovídá velmi detailně a uspokojivě.
Očekáváte podobnou nebo rozdílnou odolnost na vliv rozptylu napájecího napětí, výrob. procesu a rušení u navrhovaných pulzních klopných obvodů jako u klasických klopných obvodů typu D reagujících na hranu.
Studen odpovídá a vede diskuzi s doc. Horským.
prof. Kratochvíl - dotaz na české termíny pojmů z oboru digitální techniky.
Student odpovídá.
doc. Kadlec - dotaz na snížení plochy v závislosti na počtu bitů designu.
Student odpovídá detailně.
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení