Prostředí pro funkční verifikaci multi-sběrnic podle UVM standardu

Loading...
Thumbnail Image
Date
ORCID
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Práce se zabývá návrhem a následnou implementací prostředí pro verifikace multi-sběrnic s využitím principů univerzální verifikační metodologie (UVM). Dále se zabývá implementací verifikací tří FPGA konkrétních komponent využívající multi-sběrnice jako vstupní a výstupní rozhraní. Implementace prostředí i všech verifikací je napsaná v jazyce SystemVerilog s využitím knihovny implementující základní konstrukce pro UVM. Dosažené výsledky práce jsou funkční a jednoduše znovupoužitelné při tvorbě dalších verifikací využívající multi-sběrnic. Navržené prostředí se dají využít jako struktura pro tvorbu dalších verifikačních prostředí pro jiné sběrnice.
This thesis focus on the design and subsequent implementation of a multi-bus verification environment using the principles of the Universal Verification Methodology (UVM). It also focus on the implementation of the verification of three FPGA components using multi-bus as input and output interfaces. The implementation of the environment and all verifications is written in SystemVerilog language using a library that implement the basic constructs for UVM. The achieved results of the work are functional and easily reusable when creating further verifications using multi-bus. The proposed environments can be used as a structure for creating other verification environments for other buses.
Description
Citation
BENEŠ, T. Prostředí pro funkční verifikaci multi-sběrnic podle UVM standardu [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2022.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
doc. Ing. Jan Kořenek, Ph.D. (předseda) doc. RNDr. Dana Hliněná, Ph.D. (místopředseda) Ing. Michal Hradiš, Ph.D. (člen) Ing. Libor Polčák, Ph.D. (člen) Ing. Václav Šátek, Ph.D. (člen)
Date of acceptance
2022-06-15
Defence
Student nejprve prezentoval výsledky své práce zaměřené na problematiku funkční verifikace. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Oponent nespecifikoval v posudku žádné dotazy. V rámci obecné rozpravy odpověděl student na doplňující dotazy předsedy komise. Komise po posouzení dostupných informací a obhajoby studenta konstatuje, že se jedná o práci náročnou, kvalitní a s širokým spektrem výstupů, které již byly i prakticky nasazeny. Z těchto důvodů hodnotí komise práci stupněm A. Otázky u obhajoby: Byly dále řešeny domnělé nedostatky zmíněné v posudku vedoucího práce? Nad kolika různými komponentami byly navržené metody testovány? Jak náročné by bylo rozšíření pro další komponenty?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO