Implementace algoritmu SVM v FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
D
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Tato diplomová práce se zabývá algoritmy pro trénování klasifikátoru SVM a jejich realizací v hradlovém poli FPGA. Jsou zde uvedeny základní informace o klasifikátoru, jeho trénování a uvedeny dva trénovací algoritmy. Oblíbený algoritmus SMO a algoritmus vhodný pro realizaci trénování v hardwaru.
This masters thesis deals with algorithms for learning SVM classifiers on hardware systems and their implementation in FPGA. There are basics about classifiers and learning. Two learning algorithms are introduced SMO algorithm and one hardware-friendly algorithm.
This masters thesis deals with algorithms for learning SVM classifiers on hardware systems and their implementation in FPGA. There are basics about classifiers and learning. Two learning algorithms are introduced SMO algorithm and one hardware-friendly algorithm.
Description
Keywords
Citation
KRONTORÁD, J. Implementace algoritmu SVM v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Počítačové systémy a sítě
Comittee
Date of acceptance
2009-06-24
Defence
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení