Akcelerace grafických operací s využitím FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Tato práce se zabývá rozborem grafického retezce, pomocí kterého lze vykreslit požadovaný obraz. Dokument je zamerený na vykreslovací algoritmy, které jsou využívány v rasterizacním bloku. Hlavním cílem této práce je popsat vybrané vykreslovací algoritmy, které jsou vhodné pro implementaci v hardware. Cílovým hardware, na kterém by mely být vykreslovací algoritmy implementovány a testovány, jsou programovatelná hradlová pole FPGA. Jako možná cílová platforma byla zvolena platforma FITkit.
This term project is aimed on analysis of graphic pipeline which can rasterize required picture. Document is specialized to drawing algorithms that are used in rasterization block. Major aim of this project is describing of rasterization algorithms that can be implemented on hardware. Type of aimed hardware is field-programmable gate array FPGA.
This term project is aimed on analysis of graphic pipeline which can rasterize required picture. Document is specialized to drawing algorithms that are used in rasterization block. Major aim of this project is describing of rasterization algorithms that can be implemented on hardware. Type of aimed hardware is field-programmable gate array FPGA.
Description
Citation
ČAPKA, L. Akcelerace grafických operací s využitím FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Počítačová grafika a multimédia
Comittee
Date of acceptance
Defence
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení