Univerzální programátor obvodů s rozhraním JTAG

Loading...
Thumbnail Image
Date
ORCID
Mark
D
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Cílem této diplomové práce je návrh a implementace univerzálního programátoru s rozhraním JTAG. Práce se zabývá hardwarovou i softwarovou částí programátoru. Teoretická část uvádí aktuální stav v používání standardů pro programování a testování elektronických součástek s důrazem na popis implementace JTAG. Další část popisuje programování obvodů ARM a FPGA přes JTAG rozhraní. V praktické části je vysvětleno, jak použít dostupný software pro programování těchto obvodů. Výsledným produktem této práce je vlastní programátor, skládající se z hardwarové části a obslužného softwaru. Na závěr jsou shrnuty možnosti pro budoucí vývoj a vylepšení vlastností.
This master's thesis deals with designing and implementation of universal programmer with JTAG interface. The project consists of a hardware and software part. Theoretical part discusses actual state in using the standards for programming and testing electronic devices, with special emphasis on JTAG implementation. Next part deals with programming ARM and FPGA devices through JTAG. The programming of this devices using available software is described in the practical part of this document. Final product of this work is the programmer itself. The programmer consists of the hardware and supplement software. At the end of this thesis there is a conclusion about possible improvements and development in the future.
Description
Citation
BARTEK, L. Univerzální programátor obvodů s rozhraním JTAG [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační systémy
Comittee
prof. Ing. Tomáš Hruška, CSc. (předseda) prof. Ing. Tomáš Vojnar, Ph.D. (místopředseda) Doc. Ing. Pavel Herout, Ph.D. (člen) Ing. Martin Hrubý, Ph.D. (člen) RNDr. Marek Rychlý, Ph.D. (člen) Ing. Michal Španěl, Ph.D. (člen)
Date of acceptance
2011-06-21
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm D. Otázky u obhajoby: V kapitole 11 uvádíte, že program bitgen generuje SVF soubory. Můžete uvést přesnou formu příkazu, včetně všech parametrů, který vygeneruje SVF soubor pomocí nástroje bitgen? Z popisu v kapitole 11 není zřejmé, zda považujete synchronizační slovo za součást hlavičky a nebo dat bitstreamu. Může to ozřejmit? Jakým způsobem jste prokázal své tvrzení z kapitoly 13.4, že výrobce mění proces konfigurace v rámci jedné rodiny obvodů?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO