Emulace CPU pro výuku asemblerů
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Práce řeší tvobu emulátoru počítačové architektury se záměrem pro použití při výuce asemblerů. Zatímco většina dnešních emulátorů je zavislá na specifické architektuře, tato práce popisuje přístup, jak vytvořit emulátor, který by umožnoval uživatelům jednoduše vytvářet vlastní architektury, provádět nad nimi operace a zobrazovat jejich aktuální stav.
The bachlors's thesis discusses the design of a CPU architecture emulator aimed to assembly languages course. While most of nowadays emulators are architecture specific, this document describes an approach to create an emulator allowing users to easily set up their own architecture, to perform operations upon it, and to display its current state.
The bachlors's thesis discusses the design of a CPU architecture emulator aimed to assembly languages course. While most of nowadays emulators are architecture specific, this document describes an approach to create an emulator allowing users to easily set up their own architecture, to perform operations upon it, and to display its current state.
Description
Citation
CHARVÁT, L. Emulace CPU pro výuku asemblerů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
Date of acceptance
2009-06-15
Defence
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení