Radarový signálový procesor v FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Práce se zabývá návrhem a realizací radarového procesoru v FPGA. Teoretická část se věnuje Dopplerově radaru, principům zpracování radarového signálu a cílové platformě Xilinx Zynq. Následně je popsán návrh radarového procesoru včetně jednotlivých komponent a řešení je implementováno. Komponenty pro FPGA jsou popsány v jazyce VHDL. V poslední části je provedeno vyhodnocení implementace, jsou shrnuty poznatky z práce a je navrženo možné pokračování.
This work describes design and implementation of radar processor in FPGA. The theoretical part is focused on Doppler radar, principles of radar signal processing methods and target platform Xilinx Zynq. The next part describes design of radar processor including its individual components and the solution is implemented. FPGA components are written in VHDL language. In the end, the implementation is evaluated and possible continuation of this work is stated.
This work describes design and implementation of radar processor in FPGA. The theoretical part is focused on Doppler radar, principles of radar signal processing methods and target platform Xilinx Zynq. The next part describes design of radar processor including its individual components and the solution is implemented. FPGA components are written in VHDL language. In the end, the implementation is evaluated and possible continuation of this work is stated.
Description
Keywords
zpracování radarového signálu, radarový procesor, Dopplerův radar, Dopplerův efekt, diskrétní Fourierova transformace, rychlá Fourierova transformace, vestavěné systémy, hardwarová akcelerace, FPGA, Zynq, radar signal processing, radar processor, Doppler radar, Doppler effect, discrete Fourier transform, fast Fourier transform, fft, embedded systems, hardware acceleration, FPGA, Zynq
Citation
PŘÍVARA, J. Radarový signálový procesor v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2017.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Počítačové a vestavěné systémy
Comittee
doc. Dr. Ing. Otto Fučík (předseda)
doc. Ing. Ondřej Ryšavý, Ph.D. (místopředseda)
prof. RNDr. Milan Češka, CSc. (člen)
doc. Ing. Petr Fiedler, Ph.D. (člen)
Ing. Petr Matoušek, Ph.D., M.A. (člen)
Ing. Marcela Zachariášová, Ph.D. (člen)
Date of acceptance
2017-06-21
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm "A" . Otázky u obhajoby: Proč jste pro realizaci využil VHDL a né například HLS, které je pro zpracování proudových dat velmi vhodné? Objasněte blíže problémy s přesností výsledků způsobené využitím fixed-point čísel.
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení