Ladění software v Codasip Studiu pomocí JTAG rozhraní simulovaném v RTL simulátoru

Loading...
Thumbnail Image
Date
ORCID
Mark
B
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Tato práce se zabývá možností propojení RTL simulace procesoru se softwarovým debuggerem. Podle mého návrhu probíhá komunikace mezi těmito komponentami přes JTAG a Nexus rozhraní. Simulace je ovládána pomocí vybraného rozhraní mezi jazyky pro popis hardwaru a softwaru. Pro implementaci je použit JTAG adaptér od společnosti Codasip, RTL simulátor Questa Advanced Simulator od společnost Mentor, a Siemens Business, a rozhraní VPI pro komunikaci mezi jazyky Verilog a C++. Teoretická a částečně i praktická část této práce je použitelná pro více možných implementací zavislých na rozdílných programech a rozhraních. Konkrétní implementace uvedená v této práci je otestována a je funkční. V současnosti je používána společností Codasip a bude se pravděpodobně v budoucnu rozvíjet a vylepšovat.
This thesis is dealing with an option to connect the RTL simulation of a processor with a software debugger. Acording to my design, the communication between these components is handled using the JTAG and the Nexus interface. The simulation is controlled by a selected interface between hardware and software description languages. For the implementation, following components are used: JTAG adapter created by Codasip, RTL simulator Questa Advanced Simulator created by Mentor, a Siemens Business, and VPI interface for communication between Verilog and C++ languages. Concept presented in this thesis can be used on other implementations that depend on different programs and interfaces. The implementation contained in this thesis was tested and is fully functional. Nowadays, it is used by Codasip company and it will probably be updated and enhanced in the future.
Description
Citation
MICHL, K. Ladění software v Codasip Studiu pomocí JTAG rozhraní simulovaném v RTL simulátoru [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2017.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
prof. Ing. Lukáš Sekanina, Ph.D. (předseda) prof. Ing. Miroslav Švéda, CSc. (místopředseda) Ing. Jaroslav Dytrych, Ph.D. (člen) Ing. Martin Hrubý, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen)
Date of acceptance
2017-06-14
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm B. Otázky u obhajoby: 1. Práce popisuje vícevláknovou implementaci komunikace. Jakým způsobem jste zaručil, že nemůže dojít k deadlocku a dalším obvyklým chybám u vícevláknových aplikaci? 2. Jaké vylepšení byste navrhnul, aby například komunikace s debuggerem probíhala rycheji?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO