Analýzy síťového provozu na procesoru NXP a FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
C
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Primárním cílem této práce je prozkoumat možnosti síťového procesoru NXP LS2088 společně s technologii FPGA. Sekundárním cílem je na této platformě zprovoznit a optimalizovat existující software pro analýzu aplikačních protokolů. Tento existující software jepevně svázán s FPGA firmwarem jedno-gigabitové platformy. Síťový procesor NXP LS2088 obsahuje celou řadu akcelerátorů a virtuální rekonfigurovatelnou síť. V rámci této práce byly podrobně prozkoumány vlastnosti hardwarových prostředků této platformy. Tyto znalosti byly následně využity pro přeportování existujícího řešení pro L7 analýzu. Portace byla provedena s důrazem na maximální výkon. Tato optimalizace zahrnovala implementaci hardwarové synchronizace vláken, přechod na knihovnu DPDK a další radikální změny.Výsledek této práce je především analýza a odladění jednotlivých subsystému síťového procesoru NXP, softwarový balík pro tuto novou platformu a optimalizace existujícího software.
The primary goal of this thesis is to exploit possibilites of aa entirely new hardware based on NXP LS2088 and FPGA. The secondary goal is to create firmware for this processor working out-of-box and perform optimisations of existing software for L7 analysis. This software was deeply bound to a previous hardware platform. The network processor NXP LS2088 contains many hardware accellerators and a virtual reconfigurable network. This thesis exploits all hardware parts of on this platform. Many tweaks and optimizations were performed based on this analysis to achieve maximum efficieny of software for L7 analysis. There were many intensive optimisations like rewriting for the DPDK library and new hardware or hardware synchronization of worker threads of this application. The main result of this thesis is working platform with efficient L7 analysis software which actively uses accelerators in FPGA and NXP network processor. SDK for new platform is also prepared.
The primary goal of this thesis is to exploit possibilites of aa entirely new hardware based on NXP LS2088 and FPGA. The secondary goal is to create firmware for this processor working out-of-box and perform optimisations of existing software for L7 analysis. This software was deeply bound to a previous hardware platform. The network processor NXP LS2088 contains many hardware accellerators and a virtual reconfigurable network. This thesis exploits all hardware parts of on this platform. Many tweaks and optimizations were performed based on this analysis to achieve maximum efficieny of software for L7 analysis. There were many intensive optimisations like rewriting for the DPDK library and new hardware or hardware synchronization of worker threads of this application. The main result of this thesis is working platform with efficient L7 analysis software which actively uses accelerators in FPGA and NXP network processor. SDK for new platform is also prepared.
Description
Citation
ORSÁK, M. Analýzy síťového provozu na procesoru NXP a FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Bioinformatika a biocomputing
Comittee
prof. Ing. Lukáš Sekanina, Ph.D. (předseda)
doc. Ing. František Zbořil, Ph.D. (místopředseda)
Ing. Ivana Burgetová, Ph.D. (člen)
doc. RNDr. Milan Češka, Ph.D. (člen)
Ing. Tomáš Martínek, Ph.D. (člen)
doc. Ing. Radomil Matoušek, Ph.D. (člen)
Date of acceptance
2018-06-19
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " C ". Otázky u obhajoby: V kapitole 3. je uvedeno, že se nelze levně vyhnout falešným detekcím pro Pattern Match. Existují řešení, která nemají falešné detekce? Pokud ano, proč jsou v tomto případě nevýhodná? Co je důvodem pro náhradu současného Mempoolu v software PaSt? Na základě čeho je posouzena vysoká cyklomatická složitost PaSti? Proč není výhodné použít jádro 1 pro výpočetní operace na procesoru LS2088?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení