but.committee	doc. Ing. Josef Schwarz, CSc. (předseda) doc. Ing. Ondřej Ryšavý, Ph.D. (místopředseda) Dr. Ing. Petr Peringer (člen) Ing. Igor Szőke, Ph.D. (člen) doc. Ing. Zdeněk Vašíček, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " C ". Otázky u obhajoby: 1. Co je nutné dodat do implementace, aby bylo možné plně zprovoznit systém Linux na RISC-V? 2. Proč je výhodnější implementovat model procesoru RISC-V v ADL jazyce (konkrétně v CodALu) než přímo v HDL jazyce? 3. Zhodnoťte výslední experimenty s instrukčním modelem na sadě benchmarkových testů.	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Hruška, Tomáš	cs
dc.contributor.author	Nosterský, Milan	cs
dc.contributor.referee	Zachariášová, Marcela	cs
dc.date.accessioned	2019-06-14T11:36:19Z
dc.date.available	2019-06-14T11:36:19Z
dc.date.created	2016	cs
dc.description.abstract	Bakalářská práce se zabývá implementací modelu procesoru RISC-V v jazyce pro popis architektur CodAL. Teoretická část práce se zaměřuje na popis jazyka CodAL a klasifikaci procesorů. Praktická část práce se věnuje samotné implementaci procesoru RISC-V na úrovni instrukčního modelu a jeho testování. Dále se práce zabývá implementací MMU, časovačem a analýzou proxy kernelu.	cs
dc.description.abstract	This bachelor thesis deals with the implementations of RISC-V processor model in the language for architecture description CodAL. The theoretical part of thesis is focused on the description of CodAL language and classification of processors. The practical part of thesis deals with the implementation of processor RISC-V on instruction accurate level and the model testing. The thesis also deals with the implementation of MMU, timer and analysis of the proxy kernel.	en
dc.description.mark	C	cs
dc.identifier.citation	NOSTERSKÝ, M. Vytvoření modelu procesoru RISC-V [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.	cs
dc.identifier.other	96259	cs
dc.identifier.uri	http://hdl.handle.net/11012/62219
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	CodAL	cs
dc.subject	Codasip	cs
dc.subject	procesor	cs
dc.subject	RISC-V	cs
dc.subject	ADL	cs
dc.subject	model	cs
dc.subject	MMU	cs
dc.subject	časovač	cs
dc.subject	proxy kernel	cs
dc.subject	CodAL	en
dc.subject	Codasip	en
dc.subject	processor	en
dc.subject	RISC-V	en
dc.subject	ADL	en
dc.subject	model	en
dc.subject	MMU	en
dc.subject	timer	en
dc.subject	proxy kernel	en
dc.title	Vytvoření modelu procesoru RISC-V	cs
dc.title.alternative	RISC-V Model Creation	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2016-06-13	cs
dcterms.modified	2020-05-10-16:12:08	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	96259	en
sync.item.dbtype	ZP	en
sync.item.insts	2021.11.23 01:00:23	en
sync.item.modts	2021.11.22 23:57:38	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Vytvoření modelu procesoru RISC-V

Files

Original bundle

Collections