Jednotka pro řízení protokolu PCI Express
| but.committee | cs | |
| but.defence | cs | |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Martínek, Tomáš | cs |
| dc.contributor.author | Korček, Pavol | cs |
| dc.contributor.referee | Kořenek, Jan | cs |
| dc.date.accessioned | 2019-05-17T07:17:27Z | |
| dc.date.available | 2019-05-17T07:17:27Z | |
| dc.date.created | 2009 | cs |
| dc.description.abstract | Cílem diplomové práce bylo navrhnout a implementovat jednotku pro řízení protokolu sběrnice PCI Express. Jednotka má za úkol výrazným způsobem zjednodušit práci uživatelům - aplikačním inženýrům, kteří pracují na vývoji rozličných akcelerátorů pro čipy FPGA. Navržená jednotka transformuje komplexní rozhraní sběrnice PCI Express a nabízí uživateli obecnější a snadno škálovatelné rozhraní interní sběrnice pro připojení vnitřních komponent čipu. To umožňuje uživateli soustředit se pouze na vývoj cílové aplikace. Jednotka byla implementována v jazyce VHDL, dále byla provedená syntéza do hradlových polí s technologií Virtex-5 a zároveň byla otestovaná přímo na kartách ML555 a COMBOv2. Dosažené výsledky ukazují schopnost pracovat na maximální možné propustnosti, tedy na 7Gb/s. | cs |
| dc.description.abstract | The aim of this thesis was to design and implement PCI Express Bridge. The main purpose of this unit is to help application engineers who develop various FPGA based accelerators. The implemented unit transforms complex PCI Express based system bus interface to more common and scalable interface of internal bus for on-chip components interconnection. This allows engineers to focus on the development of their target applications, not on a complicated communication protocol. The unit was implemented in the VHDL language, synthesized for Virtex-5 based FPGAs as well as completely tested on ML555 and COMBOv2 cards. The acquired results show that the component reaches the throughput of 7 Gb/s, which is the theoretical limitation of underlying protocols. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | KORČEK, P. Jednotka pro řízení protokolu PCI Express [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009. | cs |
| dc.identifier.other | 25803 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/53881 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | PCI Express | cs |
| dc.subject | FPGA | cs |
| dc.subject | Virtex-5 | cs |
| dc.subject | Interní sběrnice | cs |
| dc.subject | COMBOv2 | cs |
| dc.subject | ML555 | cs |
| dc.subject | PCI Express | en |
| dc.subject | FPGA | en |
| dc.subject | Virtex-5 | en |
| dc.subject | Internal Bus | en |
| dc.subject | COMBOv2 | en |
| dc.subject | ML555 | en |
| dc.title | Jednotka pro řízení protokolu PCI Express | cs |
| dc.title.alternative | PCI Express Bridge | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2009-06-24 | cs |
| dcterms.modified | 2020-05-09-23:41:24 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 25803 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2020.05.10 02:29:08 | en |
| sync.item.modts | 2020.05.10 01:53:09 | en |
| thesis.discipline | Počítačové systémy a sítě | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |