Funkční verifikace robotického systému pomocí UVM

but.committeeprof. Ing. Miroslav Švéda, CSc. (předseda) doc. Ing. Vladimír Drábek, CSc. (místopředseda) doc. RNDr. Eva Hladká, Ph.D. (člen) doc. Mgr. Lukáš Holík, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) Ing. Petr Matoušek, Ph.D., M.A. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: V klasické funkční verifikaci bývá porovnáván výstup ze dvou různě implementovaných systémů dle stejné specifikace. Z jakého důvodu je v obrázku 2.1 navrhováno použití dvou stejných implementací? Předpokládáte, že v případě vytvoření dalších vstupů (bludišť) bude dosaženo vyššího pokrytí, případně budou odhaleny další chyby v řídící jednotce robota?cs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorZachariášová, Marcelacs
dc.contributor.authorKrajčír, Stanislavcs
dc.contributor.refereeČekan, Ondřejcs
dc.date.accessioned2019-05-17T07:17:10Z
dc.date.available2019-05-17T07:17:10Z
dc.date.created2015cs
dc.description.abstractJedním z aktuálně nejvíce využívaných přístupů pro verifikaci hardwarových systémů je funkční verifikace. Tato diplomová práce se zabývá tvorbou verifikačního prostředí s využitím metodiky UVM (Universal Verification Methodology) pro ověření korektnosti řídicí jednotky robotického systému s cílem odstranění funkčních chyb z její implementace. Teoretická část práce popisuje základní informace z oblasti funkční verifikace, metody tvorby verifikačního prostředí, jazyk SystemVerilog a problematiku zajištění odolnosti systémů proti poruchám. Následující část práce se zaměřuje na návrh verifikačního prostředí, jeho implementaci a na tvorbu testů sloužících k ověření korektnosti řídicí jednotky. V závěru práce jsou diskutovány a zhodnoceny dosažené výsledky verifikace.cs
dc.description.abstractOne of the currently most used approaches for verification of hardware systems is functional verification. This master thesis describes design and implementation of a verification environment using UVM (Universal Verification Methodology) methodology for verifying the correctness of the robot controller in order to eliminate functional errors and faults of its implementation. The theoretical part of the thesis describes the basic information about functional verification, methodologies for creating verification environments, the SystemVerilog language and fault tolerance methodologies. The next part of thesis focuses on the design of the verification environment, its implementation and the creation of tests used to verify the correctness of the robot controller. Results of verification are discussed and evaluated in the conclusion of this work.en
dc.description.markAcs
dc.identifier.citationKRAJČÍR, S. Funkční verifikace robotického systému pomocí UVM [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015.cs
dc.identifier.other88402cs
dc.identifier.urihttp://hdl.handle.net/11012/52333
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectfunkční verifikacecs
dc.subjectSystemVerilogcs
dc.subjectUVMcs
dc.subjectodolnost proti poruchámcs
dc.subjectfunctional verificationen
dc.subjectSystemVerilogen
dc.subjectUVMen
dc.subjectfault toleranceen
dc.titleFunkční verifikace robotického systému pomocí UVMcs
dc.title.alternativeFunctional Verification of Robotic System Using UVMen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2015-06-23cs
dcterms.modified2020-05-10-16:11:17cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid88402en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 12:11:49en
sync.item.modts2021.11.12 11:12:14en
thesis.disciplinePočítačové sítě a komunikacecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.54 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-15154_v.pdf
Size:
85.78 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-15154_v.pdf
Loading...
Thumbnail Image
Name:
Posudek-Oponent prace-15154_o.pdf
Size:
86.99 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-15154_o.pdf
Loading...
Thumbnail Image
Name:
review_88402.html
Size:
1.46 KB
Format:
Hypertext Markup Language
Description:
review_88402.html
Collections