Funkční verifikace robotického systému pomocí UVM
but.committee | prof. Ing. Miroslav Švéda, CSc. (předseda) doc. Ing. Vladimír Drábek, CSc. (místopředseda) doc. RNDr. Eva Hladká, Ph.D. (člen) doc. Mgr. Lukáš Holík, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) Ing. Petr Matoušek, Ph.D., M.A. (člen) | cs |
but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: V klasické funkční verifikaci bývá porovnáván výstup ze dvou různě implementovaných systémů dle stejné specifikace. Z jakého důvodu je v obrázku 2.1 navrhováno použití dvou stejných implementací? Předpokládáte, že v případě vytvoření dalších vstupů (bludišť) bude dosaženo vyššího pokrytí, případně budou odhaleny další chyby v řídící jednotce robota? | cs |
but.jazyk | čeština (Czech) | |
but.program | Informační technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Zachariášová, Marcela | cs |
dc.contributor.author | Krajčír, Stanislav | cs |
dc.contributor.referee | Čekan, Ondřej | cs |
dc.date.accessioned | 2019-05-17T07:17:10Z | |
dc.date.available | 2019-05-17T07:17:10Z | |
dc.date.created | 2015 | cs |
dc.description.abstract | Jedním z aktuálně nejvíce využívaných přístupů pro verifikaci hardwarových systémů je funkční verifikace. Tato diplomová práce se zabývá tvorbou verifikačního prostředí s využitím metodiky UVM (Universal Verification Methodology) pro ověření korektnosti řídicí jednotky robotického systému s cílem odstranění funkčních chyb z její implementace. Teoretická část práce popisuje základní informace z oblasti funkční verifikace, metody tvorby verifikačního prostředí, jazyk SystemVerilog a problematiku zajištění odolnosti systémů proti poruchám. Následující část práce se zaměřuje na návrh verifikačního prostředí, jeho implementaci a na tvorbu testů sloužících k ověření korektnosti řídicí jednotky. V závěru práce jsou diskutovány a zhodnoceny dosažené výsledky verifikace. | cs |
dc.description.abstract | One of the currently most used approaches for verification of hardware systems is functional verification. This master thesis describes design and implementation of a verification environment using UVM (Universal Verification Methodology) methodology for verifying the correctness of the robot controller in order to eliminate functional errors and faults of its implementation. The theoretical part of the thesis describes the basic information about functional verification, methodologies for creating verification environments, the SystemVerilog language and fault tolerance methodologies. The next part of thesis focuses on the design of the verification environment, its implementation and the creation of tests used to verify the correctness of the robot controller. Results of verification are discussed and evaluated in the conclusion of this work. | en |
dc.description.mark | A | cs |
dc.identifier.citation | KRAJČÍR, S. Funkční verifikace robotického systému pomocí UVM [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015. | cs |
dc.identifier.other | 88402 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/52333 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | funkční verifikace | cs |
dc.subject | SystemVerilog | cs |
dc.subject | UVM | cs |
dc.subject | odolnost proti poruchám | cs |
dc.subject | functional verification | en |
dc.subject | SystemVerilog | en |
dc.subject | UVM | en |
dc.subject | fault tolerance | en |
dc.title | Funkční verifikace robotického systému pomocí UVM | cs |
dc.title.alternative | Functional Verification of Robotic System Using UVM | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2015-06-23 | cs |
dcterms.modified | 2020-05-10-16:11:17 | cs |
eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
sync.item.dbid | 88402 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2021.11.12 12:11:49 | en |
sync.item.modts | 2021.11.12 11:12:14 | en |
thesis.discipline | Počítačové sítě a komunikace | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 4 of 4
Loading...
- Name:
- final-thesis.pdf
- Size:
- 1.54 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- Posudek-Vedouci prace-15154_v.pdf
- Size:
- 85.78 KB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek-Vedouci prace-15154_v.pdf
Loading...
- Name:
- Posudek-Oponent prace-15154_o.pdf
- Size:
- 86.99 KB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek-Oponent prace-15154_o.pdf
Loading...
- Name:
- review_88402.html
- Size:
- 1.46 KB
- Format:
- Hypertext Markup Language
- Description:
- review_88402.html