Metodika pro testování vysokorychlostních FPGA karet

Simple item page
but.committeedoc. Ing. Jaromír Hubálek, Ph.D. (předseda) prof. Ing. Lubomír Hudec, DrSc. (místopředseda) prof. Ing. Lukáš Sekanina, Ph.D. (člen) doc. Ing. Radovan Novotný, Ph.D. (člen) Dr.techn. Ing. Mária Bendová (člen)cs
but.defenceStudent seznámil státní zkušební komisi s cílem a řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Další otázky na téma: dalšího možného zaměření vývoje projektu a finální implementace algoritmů student také pohotově zodpověděl. Student byl seznámen i s několika formálními nedostatky uvedenými v práci (nevhodný název práce, nedostatečné konkretizace pamětí, nevhodně volené termíny).cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorŠkorpil, Vladislavcs
dc.contributor.authorŠulc, Tomášcs
dc.contributor.refereeOujezský, Václavcs
dc.date.accessioned2019-05-17T03:28:45Z
dc.date.available2019-05-17T03:28:45Z
dc.date.created2014cs
dc.description.abstractPráce se zabývá návrhem a implementací metodiky pro testování pamětí RAM připojených k obvodu FPGA na kartách Combo. V teoretické části práce jsou chyby pamětí RAM rozděleny podle způsobu, kterým ovlivňují práci paměti, a jsou uvedeny algoritmy k jejich odhalení. Na základě těchto informací byla v praktické části navržena, implementována a ověřena metodika pro testování pamětí RAM na kartách Combo-20G a Combo-80G. Při realizaci bylo využito vývojové prostředí NetCOPE. V rámci jeho struktury byl projekt rozdělen na hardwarovou aplikaci pro obvod FPGA a softwarovou aplikaci pro hostitelský počítač. Projekt byl navržen univerzálně s možností snadného přenosu na další verze karet Combo.cs
dc.description.abstractThis work deals with design and implementation of a methodology for testing RAM memories connected to an FPGA circuit on Combo cards. In theoretical part of the work RAM faults are sorted by the way they affect the function of the memory and the algorithms to detect them are specified. In practical part, the methodology for testing RAM memories located on Combo cards are proposed, implemented and verified. The NetCOPE framework was used for the implementation. Within the NetCOPE structure, the project was divided into a hardware accelerated application for an FPGA circuit and a software application for a host computer. The project was designed with respect to an easy transfer to other versions of Combo cards.en
dc.description.markAcs
dc.identifier.citationŠULC, T. Metodika pro testování vysokorychlostních FPGA karet [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2014.cs
dc.identifier.other74263cs
dc.identifier.urihttp://hdl.handle.net/11012/31149
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectChyby pamětí RAMcs
dc.subjecttestovánícs
dc.subjectmetodikacs
dc.subjectMarch C-cs
dc.subjectFPGAcs
dc.subjectCombo-20Gcs
dc.subjectCombo-80Gcs
dc.subjectvývojové prostředí NetCOPE.cs
dc.subjectRAM faultsen
dc.subjecttestingen
dc.subjectmethodologyen
dc.subjectMarch C-en
dc.subjectFPGAen
dc.subjectCombo-20G carden
dc.subjectCombo-80G carden
dc.subjectNetCOPE framework.en
dc.titleMetodika pro testování vysokorychlostních FPGA karetcs
dc.title.alternativeMethodology for Testing of High-speed FPGA Cardsen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2014-06-10cs
dcterms.modified2014-06-13-12:06:39cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid74263en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 14:12:13en
sync.item.modts2021.11.12 13:08:12en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
2.83 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
7.31 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_74263.html
Size:
5.38 KB
Format:
Hypertext Markup Language
Description:
review_74263.html
Download
Collections
2014