Interaktivní simulátor pro grafy toku dat

but.committeedoc. Ing. Vladimír Janoušek, Ph.D. (předseda) doc. Ing. Zdeněk Kotásek, CSc. (místopředseda) doc. Ing. Lukáš Burget, Ph.D. (člen) Ing. Bohuslav Křena, Ph.D. (člen) Ing. Petr Matoušek, Ph.D., M.A. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm výborně (A). Otázky u obhajoby: V dotazovacím jazyce (resp. interpretu) mi chybí příkaz 'until' pro zastavení simulace při splnění nějaké podmínky. Jak moc náročné by bylo rozšíření simulátoru? Jaká je výkonnost simulace (např. v počtu interpretovaných uzlů grafu za sekundu)?cs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorCharvát, Lukášcs
dc.contributor.authorKovařík, Davidcs
dc.contributor.refereeSmrčka, Alešcs
dc.date.accessioned2019-04-03T22:45:53Z
dc.date.available2019-04-03T22:45:53Z
dc.date.created2015cs
dc.description.abstractGrafy toku dat jsou často používány při návrhu hardware. Jsou však vhodné také pro provádění hlubších analýz návrhů (např. funkční a formální verifikace). Simulátor prezentovaný v této práci vzniká jako podpůrný nástroj pro verifikační prostředí HADES. Cílem simulátoru je snížit potřebný čas a zvýšit kvalitu procesu verifikace. Pro efektivní provádění simulace byl navržen a implementován simulační algoritmus, který díky eliminaci nadbytečných vyhodnocení šetří výpočetní čas. Simulátor je vybaven několika výstupními rozhraními, která jsou připojena k simulačnímu jádru. První rozhraní poskytuje přímý výstup simulace v textové podobě. K němu existuje také interaktivní varianta, která dovoluje uživateli řídit běh simulace a manipulovat se stavem modelu. Třetí vytváří plnohodnotné uživatelské rozhraní určené pro vizualizaci  průběhu simulace.cs
dc.description.abstractData-flow graphs are often used by hardware designers. Such graph representation is also very useful for performing deeper analysis of a design (including functional or formal verification). Simulator presented in this thesis is a support tool for verification environment HADES. The goal of the simulator is to decrease necessary time and increase quality of the verification process. To perform a simulation efficiently, a specific simulation algorithm which saves computation time by eliminating redundant evaluations has been introduced. The simulator is equiped with several output interfaces connected to a single simulation core. One output interface provides direct simulation output in text format. The second is also textual, but allows user to control the simulation. Finally, the third forms a graphical interface that visualizes simulation results.en
dc.description.markAcs
dc.identifier.citationKOVAŘÍK, D. Interaktivní simulátor pro grafy toku dat [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015.cs
dc.identifier.other88459cs
dc.identifier.urihttp://hdl.handle.net/11012/52503
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectmodelovánícs
dc.subjectsimulacecs
dc.subjectgrafy toku datcs
dc.subjecttestovánícs
dc.subjectvizualizacecs
dc.subjectmodelingen
dc.subjectsimulationen
dc.subjectdata-flow graphsen
dc.subjecttestingen
dc.subjectvisualisationen
dc.titleInteraktivní simulátor pro grafy toku datcs
dc.title.alternativeAn Interactive Simulator for Data-flow Graphsen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2015-06-15cs
dcterms.modified2020-05-10-16:11:42cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid88459en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 08:59:19en
sync.item.modts2021.11.12 08:18:10en
thesis.disciplineInformační technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémůcs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
798.13 KB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-16548_v.pdf
Size:
85.96 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-16548_v.pdf
Loading...
Thumbnail Image
Name:
Posudek-Oponent prace-16548_o.pdf
Size:
87.67 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-16548_o.pdf
Loading...
Thumbnail Image
Name:
review_88459.html
Size:
1.44 KB
Format:
Hypertext Markup Language
Description:
review_88459.html
Collections