but.committee	doc. Dr. Ing. Dušan Kolář (předseda) doc. Ing. Peter Chudý, Ph.D., MBA (místopředseda) Ing. Lukáš Kekely, Ph.D. (člen) Ing. Ondřej Lengál, Ph.D. (člen) RNDr. Marek Rychlý, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných (např. detaily spuštění a průběhu simulace, vkládání uživatelského kódu do simulátoru a vizualizace jeho provádění na úrovni instrukcí). Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm C - dobře. Otázky u obhajoby: Jaké konkrétní důvody Vás vedly k volbě simulace architektury MIPS (v její dnes již spíše historické variantě)? Odkud jste čerpal algoritmy popsané v sekci 4.1.1? Asi ne z [3], jak píšete na str. 27... Použil jste nějaký existující simulační algoritmus nebo jste jej navrhnul ad-hoc pouze pro účely Vaší práce?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Vašíček, Zdeněk	cs
dc.contributor.author	Hůlek, Matěj	cs
dc.contributor.referee	Bidlo, Michal	cs
dc.date.accessioned	2022-06-21T07:56:47Z
dc.date.available	2022-06-21T07:56:47Z
dc.date.created	2022	cs
dc.description.abstract	Práce se zaobírá simulací zřetězeného procesoru architektury MIPS za účelem demonstrace činnosti procesoru na úrovni zřetězené linky pro účely výuky. Cílem práce je tedy implementovat webovou aplikaci, která bude umožňovat uživateli vložit kód symbolických instrukcí a vhodným způsobem demonstrovat činnost simulačního jádra.	cs
dc.description.abstract	The work deals with the simulation of a pipelined processor of the MIPS architecture in order to demonstrate the activity of the processor at the level of a pipeline for teaching purposes. The aim of this work is to implement a web application that will allow the user to enter the code of symbolic instructions and demonstrate the operation of the simulation core in a suitable way.	en
dc.description.mark	C	cs
dc.identifier.citation	HŮLEK, M. Webový simulátor procesoru architektury MIPS [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2022.	cs
dc.identifier.other	145245	cs
dc.identifier.uri	http://hdl.handle.net/11012/207371
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	MIPS architektura	cs
dc.subject	webový simulátor	cs
dc.subject	zřetězené zpracování instrukcí	cs
dc.subject	pipelining	cs
dc.subject	MIPS architecture	en
dc.subject	web simulator	en
dc.subject	instruction processing	en
dc.subject	pipelining	en
dc.title	Webový simulátor procesoru architektury MIPS	cs
dc.title.alternative	Web-Based MIPS Simulator	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2022-06-16	cs
dcterms.modified	2022-06-20-08:23:29	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	145245	en
sync.item.dbtype	ZP	en
sync.item.insts	2022.06.21 09:56:47	en
sync.item.modts	2022.06.21 08:18:46	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Webový simulátor procesoru architektury MIPS

Files

Original bundle

Collections