Řídicí jednotka pro CubeSat
| but.committee | doc. Ing. Ivan Szendiuch, CSc. (předseda) prof. Ing. Jiří Mišurec, CSc. (místopředseda) Ing. Ondřej Hégr, Ph.D. (člen) doc. Ing. Pavel Šteffan, Ph.D. (člen) prof. Ing. Jaroslav Boušek, CSc. (člen) | cs |
| but.defence | Student seznámil státní zkušební komisi s cílem a řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Otázky k diskuzi: Student zodpověděl otázky oponenta. Spotřeba? - nezodpověděl úplně - měřil pouze proud, jednotky. Velikost modulů Vašeho a standardně používaných? - mají stejné rozměry. Řešil jste technologii provedení nosného substrátu (DPS nebo alumina)? - technologický design jsem vzal z dokumentů NASA. | cs |
| but.jazyk | angličtina (English) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Kubíček, Michal | en |
| dc.contributor.author | Horký, Jan | en |
| dc.contributor.referee | Šulc, Tomáš | en |
| dc.date.accessioned | 2019-04-03T22:11:23Z | |
| dc.date.available | 2019-04-03T22:11:23Z | |
| dc.date.created | 2017 | cs |
| dc.description.abstract | Cílem práce je návrh univerzální řídicí jednotky pro CubeSat založené na obvodu FPGA. Taková jednotka doposud nebyla komerčně dostupná a navržená jednotka má tak dobrý potenciál zaplnit příslušné místo na trhu komponent pro CubeSat. Celá jednotka je navržena z komerčně dostupných komponent. Návrh jednotky je proveden tak, aby umožnil její funkci ve vesmírném prostředí. Stav konfigurace FPGA je pravidelně kontrolován a v případě zjištěné chyby dochází automaticky k rekonfiguraci FPGA a návratu jednotky do výchozího stavu. Jednotka obsahuje sadu senzorů, které monitorují její stav a v případě potřeby je možné na základě jejich výstupů provést opatření z hlediska ochrany funkce jednotky. Dvě paměti MRAM umožňují uložení tovární a uživatelské konfigurace FPGA, mezi kterými dochází k automatickému přepnutí na základě korektnosti uživatelské konfigurace. | en |
| dc.description.abstract | The aim of the thesis is a design of a CubeSat control unit. Similar unit can not be found on the market and the proposed unit has a potential to fill the gap. The board is composed of commercial parts yet reliable in the space environment. Because of its benefits, an FPGA was selected as the core for the board. The FPGA is periodically checked for errors and reset to default state if an error is found. The unit has various sensors to monitor its condition and can do necessary measures. Two MRAMs allow store golden bitstream and upload new bitstream in flight and they are switched based on the proper operation. | cs |
| dc.description.mark | A | cs |
| dc.identifier.citation | HORKÝ, J. Řídicí jednotka pro CubeSat [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017. | cs |
| dc.identifier.other | 102939 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/66006 | |
| dc.language.iso | en | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Vesmír | en |
| dc.subject | CubeSat | en |
| dc.subject | Řídicí jednotka | en |
| dc.subject | Radiace | en |
| dc.subject | FPGA | en |
| dc.subject | Space | cs |
| dc.subject | CubeSat | cs |
| dc.subject | Control Unit | cs |
| dc.subject | Radiation | cs |
| dc.subject | FPGA | cs |
| dc.title | Řídicí jednotka pro CubeSat | en |
| dc.title.alternative | Control unit for CubeSat | cs |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2017-06-06 | cs |
| dcterms.modified | 2017-06-08-15:30:18 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 102939 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2021.11.12 18:10:50 | en |
| sync.item.modts | 2021.11.12 17:25:26 | en |
| thesis.discipline | Mikroelektronika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 5.52 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- review_102939.html
- Size:
- 5.28 KB
- Format:
- Hypertext Markup Language
- Description:
- review_102939.html