but.committee		cs
but.defence		cs
but.jazyk	čeština (Czech)
but.program	Výpočetní technika a informatika	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kotásek, Zdeněk	cs
dc.contributor.author	Straka, Martin	cs
dc.contributor.referee	Gramatová, Elena	cs
dc.contributor.referee	Racek, Stanislav	cs
dc.date.accessioned	2018-10-21T22:44:36Z
dc.date.available	2018-10-21T22:44:36Z
dc.date.created	2013	cs
dc.description.abstract	Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.	cs
dc.description.abstract	In the thesis, a methodology alternative to existing methods of digital systems design with increased dependability implemented into FPGA is presented, new features which can be used in the implementation and testing of these systems are demonstrated. The research is based on the use of FPGA partial dynamic reconfiguration for the design of fault tolerant systems. In these applications, the partial dynamic reconfiguration can be used as a mechanism to correct the fault and recover the system after the fault occurrence. First, the general principles of diagnostics, testing and digital systems dependability are presented including a brief description of FPGA components and their architectures. Next, a survey of currently used methods and techniques used for the design and implementation of fault tolerant systems into FPGA is described, especially the methods used for fault detection and localization, their correction, together with the principles of evaluating fault tolerant systems design quality. The most important part of the thesis is seen in the description of the design methodology, implementation and testing of fault tolerant systems implemented into FPGAs which uses SRAMs as the configuration memory. First, the methodology of developing and automated checker components design for digital systems and communication protocols is presented. Then, a reference architecture of a dependable system implemented into FPGA is demonstrated including several fault tolerant architectures based on the use of partial dynamic reconfiguration as the mechanism of fault correction and the recovery from it. The principles of controlling the reconfiguration process are described together with the description of the test platform which allows to test and verify the design of fault tolerant systems based on the methodology presented in the thesis. The experimental results and the contribution of the thesis are discussed in the conclusions.	en
dc.description.mark	P	cs
dc.identifier.citation	STRAKA, M. Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013.	cs
dc.identifier.other	99801	cs
dc.identifier.uri	http://hdl.handle.net/11012/63228
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	spolehlivost	cs
dc.subject	diagnostika	cs
dc.subject	testování	cs
dc.subject	hlídací obvod	cs
dc.subject	systém odolný proti poruchám	cs
dc.subject	odolná architektura	cs
dc.subject	TMR	cs
dc.subject	duplex	cs
dc.subject	FPGA	cs
dc.subject	částečná rekonfigurace	cs
dc.subject	řadič rekonfigurace	cs
dc.subject	injekce poruch	cs
dc.subject	testovací platforma	cs
dc.subject	spolehlivostní model	cs
dc.subject	reliability	en
dc.subject	diagnostics	en
dc.subject	testing	en
dc.subject	checker	en
dc.subject	fault tolerant system	en
dc.subject	reliable architecture	en
dc.subject	TMR	en
dc.subject	duplex	en
dc.subject	FPGA	en
dc.subject	dynamic reconfiguration	en
dc.subject	controller	en
dc.subject	fault injection	en
dc.subject	test platform	en
dc.subject	dependability model	en
dc.title	Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí	cs
dc.title.alternative	Methodology of highly reliable systems design	en
dc.type	Text	cs
dc.type.driver	doctoralThesis	en
dc.type.evskp	dizertační práce	cs
dcterms.dateAccepted	2013-11-29	cs
dcterms.modified	2020-05-10-17:46:40	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	99801	en
sync.item.dbtype	ZP	en
sync.item.insts	2020.05.14 00:58:31	en
sync.item.modts	2020.05.14 00:13:02	en
thesis.discipline	Výpočetní technika a informatika	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Doktorský	cs
thesis.name	Ph.D.	cs

Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí

Files

Original bundle

Collections