Úspora spotřeby a plochy při použití multi-bitových pulsních klopných obvodů
| but.committee | prof. Ing. Tomáš Kratochvíl, Ph.D. (předseda) doc. Ing. Petr Kadlec, Ph.D. (místopředseda) doc. Ing. Jiří Blumenstein, Ph.D. (člen) doc. Ing. Stanislav Vítek, Ph.D. (člen) doc. Dr. Ing. Pavel Horský (člen) | cs |
| but.defence | Student prezentuje výsledky a postupy své diplomové práce. Otázka doc. Horského: Nebylo by z hlediska plochy výhodnější použít větší délku kanálu a jednoduchý invertor ? Student odpovídá velmi detailně a uspokojivě. Očekáváte podobnou nebo rozdílnou odolnost na vliv rozptylu napájecího napětí, výrob. procesu a rušení u navrhovaných pulzních klopných obvodů jako u klasických klopných obvodů typu D reagujících na hranu. Studen odpovídá a vede diskuzi s doc. Horským. prof. Kratochvíl - dotaz na české termíny pojmů z oboru digitální techniky. Student odpovídá. doc. Kadlec - dotaz na snížení plochy v závislosti na počtu bitů designu. Student odpovídá detailně. | cs |
| but.jazyk | angličtina (English) | |
| but.program | Elektronika a komunikační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Dřínovský, Jiří | en |
| dc.contributor.author | Král, Vojtěch | en |
| dc.contributor.referee | Horský, Pavel | en |
| dc.date.accessioned | 2022-06-08T07:54:17Z | |
| dc.date.available | 2022-06-08T07:54:17Z | |
| dc.date.created | 2022 | cs |
| dc.description.abstract | Diplomová práce se zabývá typy výkonových ztrát v technologii CMOS a následně jejich řešením metodami nízké spotřeby, které lze použít v oblasti zákaznických integrovaných obvodů. Jednou z možných metod pro nízkou spotřebu výkonu je vícebitový pulzní klopný obvod, který lze použít jako náhradu za standardní vícebitový klopný obvod typu master-slave. Vícebitový pulzní klopný obvod se skládá ze dvou částí, pulzního generátoru a pulzního klopného obvodu. V diplomové práci jsou popsané topologie, které mohou být použité. Konečná topologie byla vybraná na základě nízké spotřeby a plochy. Z vybrané topologie je vytvořeno schéma vícebitového pulzního klopného obvodu, které je porovnáno se schématem vícebitového klopného obvodu. Následně jsou vytvořeny layouty potřebných vícebitových pulzních klopných obvodů a porovnány jsou se standardními layouty vícebitových klopných obvodů. V závěru práce jsou navrhnuté vícebitové pulzní klopné obvody odsimulovány v jednoduchém designu. | en |
| dc.description.abstract | This thesis describes types of power consumption in CMOS technology and low power techniques that can be used in application-specific integrated circuits. It describes a multi-bit pulsed latch as one of the low power techniques that can be used as a better replacement for a standard multi-bit master-slave flip flop. The multi-bit pulsed latch is composed of two parts: a pulse generator and a pulsed latch. Different useful topologies are mentioned. Topologies are chosen for their optimized area and power consumption. A schematic of the multi-bit pulsed latch is designed from chosen topologies and compared to a schematic of the standard multi-bit flip flop. Required layouts of multi-bit pulsed latches are then made and compared to standard layouts of multi-bit flip flops. Those designed multi-bit pulsed latches are also simulated in a simple design. | cs |
| dc.description.mark | A | cs |
| dc.identifier.citation | KRÁL, V. Úspora spotřeby a plochy při použití multi-bitových pulsních klopných obvodů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022. | cs |
| dc.identifier.other | 141542 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/204781 | |
| dc.language.iso | en | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Pulzní klopný obvod | en |
| dc.subject | klopný obvod | en |
| dc.subject | vícebitový pulzní klopný obvod | en |
| dc.subject | metody nízké spotřeby | en |
| dc.subject | pulzní generátor | en |
| dc.subject | CMOS | en |
| dc.subject | nízká spotřeba | en |
| dc.subject | Pulse latch | cs |
| dc.subject | flip flop | cs |
| dc.subject | multi-bit pulsed latch | cs |
| dc.subject | low power techniques | cs |
| dc.subject | pulse generator | cs |
| dc.subject | CMOS | cs |
| dc.subject | low power consumption | cs |
| dc.title | Úspora spotřeby a plochy při použití multi-bitových pulsních klopných obvodů | en |
| dc.title.alternative | Saving power and area with multi-bit pulsed latches | cs |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2022-06-07 | cs |
| dcterms.modified | 2022-06-07-09:13:49 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 141542 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2022.06.08 09:54:17 | en |
| sync.item.modts | 2022.06.08 08:15:17 | en |
| thesis.discipline | bez specializace | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |