but.committee	prof. Ing. Miloslav Filka, CSc. (předseda) doc. Ing. Martin Kyselák, Ph.D. (místopředseda) Ing. Martin Kolařík (člen) Ing. Jiří Pokorný (člen) Ing. Jiří Mekyska, Ph.D. (člen) Ing. Ondřej Pavelka (člen)	cs
but.defence	Student prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil bakalářskou práci a odpověděl na otázky členů komise a oponenta. Otázky: 1) Kterou část návrhu čítače/komparátoru považujete za klíčovou pro optimalizaci využití dostupných zdrojů? 2) Je možné zvýšit maximální frekvenci realizovaného DSP komparátoru přidáním dalších registrových stupňů?	cs
but.jazyk	čeština (Czech)
but.program	Telekomunikační a informační systémy	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Smékal, David	cs
dc.contributor.author	Kondys, Daniel	cs
dc.contributor.referee	Pokorný, Jiří	cs
dc.date.accessioned	2020-06-24T07:57:02Z
dc.date.available	2020-06-24T07:57:02Z
dc.date.created	2020	cs
dc.description.abstract	Tato bakalářská práce se zabývá využitím DSP bloků zejména na FPGA Stratix 10 DX 2800 pro implementaci čítače a~komparátoru. V teoretické části je zběžně popsán protokol Ethernet, vysvětlena souvislost síťových karet s~FPGA čipy, následně je popsána jejich struktura a obecný postup při návrhu digitálního obvodu pro FPGA. V~poslední podkapitole této části jsou podrobně rozebrány DSP bloky na FPGA Virtex UltraScale+ XCVU7P a~Stratix 10 DX 2800. V praktické části je popsána realizace čítače a komparátoru, od jejich návrhu přes vlastní implementaci až po testování. U těchto komponent byly následně měřeny a~vyhodnoceny parametry týkající se spotřeby zdrojů FPGA a maximální frekvence. Nakonec byly tyto komponenty zapojeny do obvodů, které jsou součástí firmwaru pro síťovou kartu COMBO-400g1, a také zde byly měřeny a~vyhodnoceny změny ve spotřebě zdrojů a maximální frekvence.	cs
dc.description.abstract	This bachelor's thesis explores the utilization of DSP blocks located particularly on FPGA Stratix 10 DX 2800 for the implementation of a counter and a comparator. In the theoretical part, topics such as the protocol Ethernet, the FPGA technology and its relation with Network Interface Controllers are explained, followed by a~description of general design flow for digital circuits on FPGAs and a detailed insight on DSP blocks in the Virtex UltraScale+ XCVU7P and Stratix 10 DX 2800 FPGAs. The practical part focuses on the design, implementation and testing of the counter and comparator, followed by measurements of their impact on FPGA's resource utilization and maximum frequency. Lastly, it describes the integration of these components into modules that are part of the COMBO-400g1 Network Interface Connector firmware and analyzes their impact on FPGA's resource utilization and maximum frequency.	en
dc.description.mark	A	cs
dc.identifier.citation	KONDYS, D. Aplikované využití DSP bloků v Intel FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.	cs
dc.identifier.other	125940	cs
dc.identifier.uri	http://hdl.handle.net/11012/190269
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	CESNET	cs
dc.subject	čítač	cs
dc.subject	DSP	cs
dc.subject	Ethernet	cs
dc.subject	FPGA	cs
dc.subject	komparátor	cs
dc.subject	Quartus	cs
dc.subject	síťová karta	cs
dc.subject	Stratix 10	cs
dc.subject	UltraScale+	cs
dc.subject	VHDL	cs
dc.subject	CESNET	en
dc.subject	comparator	en
dc.subject	counter	en
dc.subject	DSP	en
dc.subject	Ethernet	en
dc.subject	FPGA	en
dc.subject	Network Interface Controller	en
dc.subject	Quartus	en
dc.subject	Stratix 10	en
dc.subject	UltraScale+	en
dc.subject	VHDL	en
dc.title	Aplikované využití DSP bloků v Intel FPGA	cs
dc.title.alternative	Applied use of DSP blocks in Intel FPGA	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2020-06-23	cs
dcterms.modified	2020-06-24-14:54:19	cs
eprints.affiliatedInstitution.faculty	Fakulta elektrotechniky a komunikačních technologií	cs
sync.item.dbid	125940	en
sync.item.dbtype	ZP	en
sync.item.insts	2021.11.10 14:02:29	en
sync.item.modts	2021.11.10 13:27:21	en
thesis.discipline	bez specializace	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikací	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Aplikované využití DSP bloků v Intel FPGA

Files

Original bundle

Collections