Show simple item record

FPGA application for control and modelling of BLDC motor

dc.contributor.advisorGrepl, Robertcs
dc.contributor.authorSova, Václavcs
dc.date.accessioned2019-05-17T06:07:16Z
dc.date.available2019-05-17T06:07:16Z
dc.date.created2013cs
dc.identifier.citationSOVA, V. Využití FPGA pro řízení a modelování BLDC motoru [online]. Brno: Vysoké učení technické v Brně. Fakulta strojního inženýrství. 2013.cs
dc.identifier.other61790cs
dc.identifier.urihttp://hdl.handle.net/11012/20270
dc.description.abstractPráce se zabývá řešením úkolů v oblasti řízení BLDC motorů s využitím programovatelných hradlových polí (FPGA). S využitím modulárního HW dSPACE s FPGA kartou jsou řešeny problémy jako senzorové i bezsenzorové řízení BLDC motoru, real-time simulace tohoto motoru a řízení v tzv. degradovaném módu. Design FPGA je tvořen pomocí nástroje System Generator for DSP od firmy Xilinx. Vedlejším cílem práce je ukázat, že s rozvojem vysokoúrovňových nástrojů pro design FPGA je implementace algoritmů pro FPGA poměrně rychlá a efektivní a nevyžaduje dlouholeté zkušenosti a znalosti s programovatelnými hradlovými poly. Implementací algoritmů na FPGA místo procesorů získáme mnoho výhod, především v rychlosti zpracování a nízké latenci.cs
dc.description.abstractThesis deals with the challenges in the field of BLDC motors control with the utilization of Field Programmable Gate Arrays (FPGA). Using the modular dSPACE hardware with the FPGA board, these issues are solved: sensored and sensorless control, real-time simulation of BLDC motor and control of BLDC motor in degraded mode. FPGA design is made using the System Generator for DSP from Xilinx. The side effect of work is to show that with the expansion of high-level tools for FPGA design, the implementation of algorithms for FPGA is relatively quick and efficient and does not require years of experience and big knowledge of field programmable gate arrays. The implementation of algorithms on FPGA instead of processors brings many advantages, in the first place the high speed processing and low latency.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta strojního inženýrstvícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectBLDCcs
dc.subjectEC motorcs
dc.subjectbezkartáčový motorcs
dc.subjectFPGAcs
dc.subjectBLDCen
dc.subjectEC motoren
dc.subjectbrushless DC motoren
dc.subjectFPGAen
dc.titleVyužití FPGA pro řízení a modelování BLDC motorucs
dc.title.alternativeFPGA application for control and modelling of BLDC motoren
dc.typeTextcs
dcterms.dateAccepted2013-06-12cs
dcterms.modified2013-06-24-14:58:04cs
thesis.disciplineMechatronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta strojního inženýrství. Ústav mechaniky těles, mechatroniky a biomechanikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid61790en
sync.item.dbtypeZPen
sync.item.insts2019.06.21 10:16:49en
sync.item.modts2019.05.18 18:55:35en
dc.contributor.refereeToman, Jiřícs
dc.description.markAcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs


Files in this item

Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record