• čeština
    • English
    • русский
    • Deutsch
    • français
    • polski
    • українська
  • English 
    • čeština
    • English
    • русский
    • Deutsch
    • français
    • polski
    • українська
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta informačních technologií
  • 2009
  • View Item
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta informačních technologií
  • 2009
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Akcelerace šifrovacích algoritmů pomocí FPGA

Acceleration of Data Encryption Algorithms in FPGA

Thumbnail
View/Open
final-thesis.pdf (645.5Kb)
review_25526.html (1.440Kb)
Author
Gajdoš, Miroslav
Advisor
Šimek, Václav
Referee
Kaštil, Jan
Grade
D
Altmetrics
Metadata
Show full item record
Abstract
Tato práce se zabývá možností akcelerace šifrovacích algoritmů pomocí rekonfigurovatelných obvodů FPGA a zkoumáním rozdílu rychlosti implementace oproti implementaci softwarové. Práce popisuje základy šifrování a akcelerace algoritmů na FPGA. Dále se zabývá procesem návrhu, implementace, simulace a syntézy výsledné implementace. Provádí rozbor dosaženého řešení. Cílem projektu bylo vytvořit funkční řešení akcelerovaného algoritmu, tím umožnit jeho další použití v reálném provozu a dále vytvoření česky psaného materiálu o této problematice.
 
This work deals with the possibility of acceleration algorithm using reconfigurable FPGA circuits and speed of implementation by examining the difference compared to software implementation. The work describes the basics of encryption and acceleration algorithms on the FPGA. It then addresses the process of design, implementation, simulation and synthesis of the resulting implementation. It made analysis of the achieved solution. The aim of the project was to create a functional solution of accelerated algorithm, thus enabling its use in the real application and, finally, establishment of czech written material on this issue.
 
Keywords
FPGA, šifrovací algoritmus, akcelerace, VHDL, DES, FITkit, Spartan 3, Virtex 5., FPGA, encryption algorithm, acceleration, VHDL, DES, FITkit, Spartan 3, Virtex 5.
Language
čeština (Czech)
Study brunch
Informační technologie
Composition of Committee
Date of defence
2009-06-16
Process of defence
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/54460
Source
GAJDOŠ, M. Akcelerace šifrovacích algoritmů pomocí FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009.
Collections
  • 2009 [351]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV