Implementace rychlých sériových sběrnic v obvodech FPGA

Simple item page
but.committeeprof. Ing. Jaromír Brzobohatý, CSc. (předseda) prof. Ing. Miroslav Husák, CSc. (místopředseda) RNDr. Ladislav Mareček, CSc. (člen) Ing. Marek Bohrn, Ph.D. (člen) Ing. Jan Prášek, Ph.D. (člen)cs
but.defenceStudent seznámil komisi s cílem a řešením své diplomové práce a zodpověděl otázky oponenta. Otázky v diskuzi: Co je to obvod DCM? Jak vzorkujete získaný signál? Využíváte u SATA souborový systém? Jak je to u SATA s regenerací hodin? Čím je způsobeno, že veškerou literaturu jste čerpal z internetu? Co myslíte tím, že píšete, že chybovost je způsobena špatným vedením signálu?cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorPristach, Mariáncs
dc.contributor.authorDrbal, Jakubcs
dc.contributor.refereeDvořák, Vojtěchcs
dc.date.accessioned2019-04-04T03:31:43Z
dc.date.available2019-04-04T03:31:43Z
dc.date.created2014cs
dc.description.abstractTato diplomová práce se zabývá implementací rychlé sériové sběrnice a SATA kontroléru do obvodu FPGA. Je rozdělena do dvou částí. V první části je navržen sériový vysílač pro komunikaci mezi obvody FPGA a v druhé je navržen kontrolér pro přímé připojení SATA pevného disku k obvodu FPGA. Sériový vysílač pro komunikaci mezi obvody FPGA je navržen podle SATA specifikace. Linková a fyzická vrstva je popsána v jazyce VHDL a implementována do programovatelné logiky.cs
dc.description.abstractThis diploma thesis deals with implementation of fast serial bus and SATA controler in the FPGA chip. The work is divided into two parts. In the first part the circuit for communication between the FPGAs is designed and in the second part the circuit for direct connection of SATA hard disk to a gate array is created. The circuit for communication between the FPGA is designed according to SATA specification. Link layer and physical layers are implemented in VHDL with programmable logic resources.en
dc.description.markAcs
dc.identifier.citationDRBAL, J. Implementace rychlých sériových sběrnic v obvodech FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2014.cs
dc.identifier.other74237cs
dc.identifier.urihttp://hdl.handle.net/11012/32174
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectSériová sběrnicecs
dc.subjectdiferenční signálycs
dc.subjectFPGAcs
dc.subjectVHDLcs
dc.subjectLVDScs
dc.subjectSATA.cs
dc.subjectSerial busen
dc.subjectdifferential signalsen
dc.subjectFPGAen
dc.subjectVHDLen
dc.subjectLVDSen
dc.subjectSATA.en
dc.titleImplementace rychlých sériových sběrnic v obvodech FPGAcs
dc.title.alternativeImplementation of fast serial bus on FPGAen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2014-06-10cs
dcterms.modified2014-06-13-12:06:23cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid74237en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 20:11:27en
sync.item.modts2021.11.12 18:57:11en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.64 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.rar
Size:
93.74 KB
Format:
Unknown data format
Description:
appendix-1.rar
Download
Thumbnail Image
Name:
review_74237.html
Size:
4.65 KB
Format:
Hypertext Markup Language
Description:
review_74237.html
Download
Collections
2014