but.committee	prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. František Zbořil, Ph.D. (místopředseda) Ing. Ivana Burgetová, Ph.D. (člen) doc. RNDr. Milan Češka, Ph.D. (člen) Ing. Tomáš Martínek, Ph.D. (člen) doc. Ing. Radomil Matoušek, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " C ". Otázky u obhajoby: V kapitole 3. je uvedeno, že se nelze levně vyhnout falešným detekcím pro Pattern Match. Existují řešení, která nemají falešné detekce? Pokud ano, proč jsou v tomto případě nevýhodná? Co je důvodem pro náhradu současného Mempoolu v software PaSt? Na základě čeho je posouzena vysoká cyklomatická složitost PaSti? Proč není výhodné použít jádro 1 pro výpočetní operace na procesoru LS2088?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kořenek, Jan	cs
dc.contributor.author	Orsák, Michal	cs
dc.contributor.referee	Vrána, Roman	cs
dc.date.accessioned	2018-10-21T17:05:37Z
dc.date.available	2018-10-21T17:05:37Z
dc.date.created	2018	cs
dc.description.abstract	Primárním cílem této práce je prozkoumat možnosti síťového procesoru NXP LS2088 společně s technologii FPGA. Sekundárním cílem je na této platformě zprovoznit a optimalizovat existující software pro analýzu aplikačních protokolů. Tento existující software jepevně svázán s FPGA firmwarem jedno-gigabitové platformy. Síťový procesor NXP LS2088 obsahuje celou řadu akcelerátorů a virtuální rekonfigurovatelnou síť. V rámci této práce byly podrobně prozkoumány vlastnosti hardwarových prostředků této platformy. Tyto znalosti byly následně využity pro přeportování existujícího řešení pro L7 analýzu. Portace byla provedena s důrazem na maximální výkon. Tato optimalizace zahrnovala implementaci hardwarové synchronizace vláken, přechod na knihovnu DPDK a další radikální změny.Výsledek této práce je především analýza a odladění jednotlivých subsystému síťového procesoru NXP, softwarový balík pro tuto novou platformu a optimalizace existujícího software.	cs
dc.description.abstract	The primary goal of this thesis is to exploit possibilites of aa entirely new hardware based on NXP LS2088 and FPGA. The secondary goal is to create firmware for this processor working out-of-box and perform optimisations of existing software for L7 analysis. This software was deeply bound to a previous hardware platform. The network processor NXP LS2088 contains many hardware accellerators and a virtual reconfigurable network. This thesis exploits all hardware parts of on this platform. Many tweaks and optimizations were performed based on this analysis to achieve maximum efficieny of software for L7 analysis. There were many intensive optimisations like rewriting for the DPDK library and new hardware or hardware synchronization of worker threads of this application. The main result of this thesis is working platform with efficient L7 analysis software which actively uses accelerators in FPGA and NXP network processor. SDK for new platform is also prepared.	en
dc.description.mark	C	cs
dc.identifier.citation	ORSÁK, M. Analýzy síťového provozu na procesoru NXP a FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018.	cs
dc.identifier.other	114771	cs
dc.identifier.uri	http://hdl.handle.net/11012/84894
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	NXP LS2088	cs
dc.subject	DPAA2	cs
dc.subject	FPGA	cs
dc.subject	siťové filtry	cs
dc.subject	10G Ethernet	cs
dc.subject	LI	cs
dc.subject	DPDK	cs
dc.subject	ARM	cs
dc.subject	ARM64	cs
dc.subject	Yocto project	cs
dc.subject	vestavěné systémy	cs
dc.subject	hardware-software codesign	cs
dc.subject	NXP LS2088	en
dc.subject	DPAA2	en
dc.subject	FPGA	en
dc.subject	network filters	en
dc.subject	10G Ethernet	en
dc.subject	LI	en
dc.subject	DPDK	en
dc.subject	ARM	en
dc.subject	ARM64	en
dc.subject	Yocto project	en
dc.subject	embedded system	en
dc.subject	hardware-software codesign	en
dc.title	Analýzy síťového provozu na procesoru NXP a FPGA	cs
dc.title.alternative	Network Traffic Analysis Using NXP Processor and FPGA	en
dc.type	Text	cs
dc.type.driver	masterThesis	en
dc.type.evskp	diplomová práce	cs
dcterms.dateAccepted	2018-06-19	cs
dcterms.modified	2020-05-10-16:13:21	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	114771	en
sync.item.dbtype	ZP	en
sync.item.insts	2021.11.23 00:10:38	en
sync.item.modts	2021.11.22 23:07:35	en
thesis.discipline	Bioinformatika a biocomputing	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Inženýrský	cs
thesis.name	Ing.	cs

Analýzy síťového provozu na procesoru NXP a FPGA

Files

Original bundle

Collections