Modelování a návrh ESD ochran v integrovaných obvodech

but.committeeprof. Ing. Jaromír Brzobohatý, CSc. (předseda) prof. Ing. Vladislav Musil, CSc. (člen) Ing. Zdeněk Bartoň, Ph.D. - oponent (člen) Doc. Ing. Miroslav Mejzlík, CSc. (člen) doc. Ing. Arnošt Bajer, CSc. (člen) doc. RNDr. Petr Sládek, CSc. - oponent (člen) prof. Ing. Tomáš Dostál, DrSc. (člen)cs
but.defencecs
but.jazykčeština (Czech)
but.programElektrotechnika a komunikační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorMusil, Vladislavcs
dc.contributor.authorBěťák, Petrcs
dc.contributor.refereeSládek,, Petrcs
dc.contributor.refereeBartoň,, Zdeněkcs
dc.date.accessioned2019-06-14T11:02:48Z
dc.date.available2019-06-14T11:02:48Z
dc.date.created2009cs
dc.description.abstractDisertační práce představuje nové polovodičové struktury, které lze použít jako elektrostatické ochrany v integrovaných obvodech. Základem pro návrh zmíněných struktur se stala horizontální čtyřvrstvá tyristorová struktura, která byla dále modifikována tak, aby umožňovala variabilitu spouštěcího a udržovacího napětí v závislosti na rozměrech masky. Na základě výsledků z modelování byly vyrobeny vzorky těchto struktur a jejich vlastnosti byly ověřeny měřením. Dále byly Další navrženou ochranou byl systém s bipolárním tranzistorem jako spínačem elektrostatické ochrany. Tento přístup byl simulován a ověřován na vyrobených vzorcích. Výhody a nevýhody představených ochran jsou v práci rozebrány.cs
dc.description.abstractThe thesis introduces new semiconductor structures that are used as protections against Electrostatic Discharge occuring in integrated circuits. The fundamental structure for modeling and simulation has been lateral Silicon Controlled Rectifier. This SCR structure has been modificated to enable tuning of the triggering and holding voltages by changing geometrical mask dimensions. On the base of modeling and simulation the new proposed structures have been published. Also several protection structures have been designed to be manufactured and measured on a testchip. The final electrical behavior has been verified by measurement. Finally, the focus has been aided to protection circuit with bipolar transistor. This approach has been also simulated and verified by measurement. Advantages and disadvantages of the proposed protection structures are commented in the thesis.en
dc.description.markPcs
dc.identifier.citationBĚŤÁK, P. Modelování a návrh ESD ochran v integrovaných obvodech [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2009.cs
dc.identifier.other24945cs
dc.identifier.urihttp://hdl.handle.net/11012/3938
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectESDcs
dc.subjectLVTSCRcs
dc.subjectHVASCRcs
dc.subjectVLSCRcs
dc.subjectSCRcs
dc.subjecttyristorcs
dc.subjectDIACcs
dc.subjectTRIACcs
dc.subjectESDen
dc.subjectLVTSCRen
dc.subjectHVASCRen
dc.subjectVLSCRen
dc.subjectSCRen
dc.subjecttyristoren
dc.subjectDIACen
dc.subjectTRIACen
dc.titleModelování a návrh ESD ochran v integrovaných obvodechcs
dc.title.alternativeModelling and Design of the IC`s ESD Protection Structuresen
dc.typeTextcs
dc.type.driverdoctoralThesisen
dc.type.evskpdizertační prácecs
dcterms.dateAccepted2009-12-18cs
dcterms.modified2009-12-18-13:50:48cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid24945en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 23:14:36en
sync.item.modts2021.11.12 22:25:50en
thesis.disciplineMikroelektronika a technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelDoktorskýcs
thesis.namePh.D.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.63 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
appendix-1.zip
Size:
3.92 MB
Format:
zip
Description:
appendix-1.zip
Loading...
Thumbnail Image
Name:
thesis-1.pdf
Size:
2.82 MB
Format:
Adobe Portable Document Format
Description:
thesis-1.pdf
Loading...
Thumbnail Image
Name:
review_24945.html
Size:
19.07 KB
Format:
Hypertext Markup Language
Description:
review_24945.html
Collections